高精度数据采集模块设计及CCSLink性能测试

从器件选择和电路设计两方面,设计了无线电导航接收机的高速数据采集模块,并利用集成在MATLAB中的CCSLink工具和作者开发的接收机板上的FPGA和DSP,设计了基于FPGA和DSP的测试软件,对ADC进行了可编程、数字化的性能测试。     

超常规程序代码自举引导的巧妙实现

传统TMS320VC5416的应用,用户程序往往不会超过常规程序代码的范围。但随着VC5416工程应用的不断深入,出现了超常规程序代码,传统的引导方式已经无法实现VC5416的自启动。为了适应VC5416工程应用的需要,在重点分析了VC5416的存储器结构和配置方式的基础上,提出了采用二次引导和FLASH按页存储的方案,并通过其I/O空间和CPLD的联合译码来巧妙实现FLASH存储页的切换,突破了常规程序代码范围的限制。实践证明,这种方案可以可靠实现超常规程序代码下VC5416的自启动。     

一种ADC不同步下的数字干涉仪校正方法

干涉仪测向具有测向精度高、算法简单、设备量适中的优点。随着宽带高速模数转换器(Analog-to-Digital Converter, ADC)的应用,通道间多芯片ADC采集的同步越来越难实现,通道间ADC不同步导致了通道间时变的群延迟,这个不确定的群时延附加了额外的时变相位差,最终使得干涉仪应用受到了限制。针对这种ADC器件不同步的情况,提出了一种容易实现的系统校正方法,有效消除了ADC不同步的影响,取得了高精度相位差测量。     

基于多相滤波的通用数字信道化技术

传统的信道化技术一旦信道带宽确定后,滤波计算时分解的相数和信道化后的时域分辨率也相应确定,耦合性较强,导致信道化技术在实际工程使用时灵活性存在一定的不足。文中首先给出了基于多相滤波的实信号数字信道化数学模型;然后,在此基础上推导了通用数字信道化数学表达式;最后,通过仿真验证了通用数字信道化技术的正确性。文中提出的通用数字信道化技术有效实现了信道带宽与多相滤波相数、信道化后时域分辨率的解耦,增加了系统设计和信道化技术应用的便捷性。