一种空空扩频通信FPGA全数字仿真设计方法

空空通信机是飞船和目标飞行器交会对接过程中的关键通信链路。空空通信FPGA作为空空通信机的核心部分,由接收信道和发射信道组成,分别完成数据的接收和发射功能_[1]。为保证空空扩频通信FPGA的正确性、健壮性,提高测试的覆盖性和完整性,提出了一种适用于空空扩频通信FPGA的全数字仿真验证方法,给出了中频信号生成模型和解扩接收模型的实现方案,并给出最终仿真结果。仿真结果表明,该仿真验证方法通过对FPGA的闭环性测试,自动完成激励和信号的采集、记录、比对,能有效提高仿真覆盖率,更真实地反映FPGA的工作细节,帮助设计师尽早发现FPGA设计问题,有效提高验证的质量。     

基于VCS的固存坏块仿真系统设计与应用

NAND Flash固态存储器(固存)广泛应用于航天工程,受限于微电子特性及制造工艺,固存在出厂及使用过程中均会产生坏块,通常由固存控制FPGA(现场可编程门阵列)来管理并标记坏块_]。为保证固存控制FPGA对坏块管理的正确性、健壮性,必须对其进行严格验证。提出了基于VCS的固存坏块仿真验证系统,为固存控制FPGA提供了所需的外围接口,特别是提供了固存坏块反馈机制,令固存坏块产生时机受控;实时向FPGA反馈固存读写过程及产生的坏块信息;将坏块表建立、维护和固存响应过程记录到数据文件;实现了坏块分布的可配置性和仿真系统的闭环性、可记录性。仿真系统可有效发现坏块管理的设计缺陷,进而优化设计,提高航天固存产品可靠性。     

一种基于时延配置表的FPGA静态时序分析算法

为减小现场可编程门阵列(FPGA)关键路径的延时误差,提出一种基于时延配置表的静态时序分析算法。算法建立了一种基于单元延时与互连线延时配置表的时延模型。该模型考虑了工艺角变化对延时参数的影响,同时在时序分析过程中,通过分析路径始节点与终节点的时钟关系,实现了复杂多时钟域下的路径搜索与延时计算。实验结果表明,与公认的基于查找表的项目评估技术(PERT)算法和VTR算法相比,关键路径延时的相对误差平均减少了8.58%和6.32%,而运行时间平均仅增加了19.96%和9.59%。