高密度等离子体刻蚀系统中诊断模型的初步分析

高密度等离子体刻蚀已经广泛运用于深亚微米的微电子制造工艺中,并成为制约着产能及器件性能的关键步骤,因而有必要对等离子体刻蚀过程进行原位的实时监控.而利用传统的线性回归方法已经无法对包含有数目众多的变量的谱图数据进行实时分析了,必须采用新的数学模型,对原始数据进行压缩处理.本文结合实例讨论了目前在等离子体刻蚀系统中用到的诊断模型:主元素分析法以及神经网络法.     

非制冷红外焦平面阵列进展

非制冷红外成像技术已广泛应用于军事和民用领域,一直是人们关注的焦点之一,其核心部件是非制冷红外焦平面阵列(IRFPA:Infrared Focal Plane Array)。综述了几种具有代表性的非制冷IRFPA的探测原理、发展历史和现状。它们是:热敏电阻型、热释电型、热电堆型、二极管型、热-电容型非制冷IRFPA和应用光力学效应的非制冷IRFPA、基于法布里-珀罗微腔阵列的非制冷IRFPA。     

基于砷化镓衬底的集成天线特性分析

介绍一种可以应用在系统集成(SOC)和芯片间通信方面的结构紧凑的平面天线,制造于砷化镓半绝缘衬底上的Z字型印刷偶极子天线由一个微带—共面转换器馈电。同时也介绍了一套测试天线特性的测试系统,测试结果表明进行芯片内部和芯片之间的无线互联是可行的。     

等离子体刻蚀工艺控制模型分析

讨论了主因素分析法以及神经网络法在等离子体刻蚀工艺中的应用.结果表明主元素分析法可以实现对数据的压缩,而神经网络算法则显示出比传统的统计过程控制算法更好的准确性.     

MgB2/Mo多层膜的制备与超导性质的研究

本文采用磁控溅射技术(MS)和混合物理化学气相沉积法(HPCVD)在单晶Al₂O₃基底上制备MgB₂/Mo多层膜。通过扫描电子显微镜(SEM)、X射线衍射(XRD)和标准四线法对样品的表面形貌、晶体结构和超导特性进行了测量研究。实验结果表明随着后续MgB₂沉积温度的增加各膜层结晶程度进一步提高,晶粒尺寸不断增大,各自保持着良好的物质稳定性。在730℃温度下生长的MgB₂薄膜的超导转变温度T_con和零电阻温度T_c0分别为39.73K~39.53K,剩余电阻率~0.77μΩcm,表明样品处于干净极限。     

高频锁相环的可测性设计

边界扫描是数字电路常用的测试技术，基于IEEE1149．1标准的边界扫描技术对一款CMOS高频锁相环进行了可测性设计，该锁相环最高工作频率达GHz。详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试方案，给出了详细的测试电路和测试方法。对应用该测试方案的锁相环电路增加测试电路前后的电路网表进行了Hspice仿真，仿真结果证明该方法能有效测量锁相环的参数，并且对原锁相环电路的功能影响很小。该测试方法可广泛用于高频锁相环的性能评测和生产测试。     

一种带新型直流失调补偿电路的模拟数字控制可配置的自动增益控制器

本文提出一种可用于零中频接收机的模拟/数字控制可配置的自动增益控制环路的设计,应用一种新型的直流失调消除电路。这种自动增益控制环路可配置于模拟或者数字控制,以便与不同的基带芯片兼容。本文更进一步提出了一种新型的直流失调消除电路,这种直流失调消除电路实现了低于10KHz的下限截止频率（HPCF,high pass cutoff frequency）。自动增益控制环路电路采用0.18um CMOS工艺。当配置于模拟控制模式下,这种自动增益控制环路的增益动态范围为70dB,3dB带宽大于60M。当配置于数字控制模式下,通过5比特的数字控制码控制,这种自动增益控制环路的增益动态范围为64dB,步进精度2dB,步进误差小于0.3dB。当输入引入40mV直流失调,电路输出直流失调电压小于1.5mV。电路整体功耗小于3.5mA,面积800um*300um。     

一种2.4GHz SiGe全集成射频前端电路

基于0.18μm SiGe工艺设计了一款2.4 GHz全集成射频前端电路.该射频前端包含了四个单刀开关、一个功率放大器(PA)和一个低噪声放大器(LNA).基于联合设计的思路,该电路只有一个输入管脚和一个输出管脚,低噪声放大器的阻抗匹配网络与功率放大器阻抗匹配网络一同在片上完成.该芯片工作电压为3.3 V,在接收模式时,该射频前端的增益为13.5 dB,噪声系数为2.8 dB,静态工作电流为5.1 mA;在发射模式时,该射频前端的功率增益为25.4 dB,饱和功率为24.3 dBm,最大PAE为30.8%,输出20 dBm功率时频谱满足802.15.4协议要求.该射频前端无需片外元器件即可实现50Ω的输入输出匹配.     

一款应用于GPS的CMOS低功耗高增益LNA

针对当前应用于GPS射频前端的LNA存在的不足,设计了一种新型的LNA.从电路结构、噪声匹配、线性度、阻抗匹配、电压增益以及功耗等方面详细讨论了该低噪声放大器的设计.电路采用CMOS 0.18μm工艺实现,经过测试,低噪声放大器的增益为40.8dB,噪声系数为0.525dB,PldB为-29.5dBm,1.8V电压下的消耗电流仅为1.4mA.电路性能充分满足应用要求.     

利用改善的体连接技术制备SOI LDMOSFET

对功率器件中常用的体连接技术进行了改进,利用一次硼离子注入技术形成体连接.采用与常规1μm SOI(硅-绝缘体)CMOS工艺兼容的工艺流程,在SIMOX SOI片上制备了LDMOS结构的功率器件.器件的输出特性曲线在饱和区平滑,未呈现翘曲现象,说明形成的体连接有效地抑制了部分耗尽器件的浮体效应.当漂移区长度为2μm时,开态击穿电压达到10V,最大跨导17.5mS/mm.当漏偏压为5V时,SOI器件的泄漏电流数量级为1nA,而相应体硅结构器件的泄漏电流为1000nA.电学性能表明,这种改善的体连接技术能制备出高性能的SOI功率器件.