首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   29篇
  国内免费   1篇
  完全免费   3篇
  无线电   33篇
  2015年   1篇
  2014年   1篇
  2012年   1篇
  2011年   1篇
  2010年   4篇
  2009年   4篇
  2008年   4篇
  2007年   2篇
  2006年   3篇
  2005年   3篇
  2004年   2篇
  2003年   1篇
  1997年   1篇
  1995年   1篇
  1994年   1篇
  1993年   1篇
  1992年   1篇
  1989年   1篇
排序方式: 共有33条查询结果,搜索用时 140 毫秒
1.
电流型CMOS多值乘法器分析与芯片的设计   总被引:4,自引:0,他引:4  
本文以电流型CMOS电路为基础,提出了种一高速、高集成度的多值乘法器设计方案,讨论了多值乘法器与集成度、速度和精度的关系,同时用改进CMOS工艺实现了3×3位8值乘法器的设计,得到了较理想的结果。  相似文献
2.
基于控阈技术的电流型CMOS全加器的通用设计方法   总被引:4,自引:0,他引:4       下载免费PDF全文
杭国强 《电子学报》2004,32(8):1367-1369
 利用电流信号的阈值易于控制这一特点,对电流型CMOS电路中如何实现阈值控制进行了研究.以开关信号理论为指导,建立了实现阈值控制电路的电流传输开关运算并具体指导设计了具有阈值控制功能的二值和多值电流型CMOS全加器.提出了适用于任意逻辑值的可控阈电流型CMOS全加器的通用设计方法.通过对开关单元实施阈值控制后,所设计的电路在结构上得到了非常明显的简化,在性能上也获得了改善.最后给出了采用0.25μm CMOS工艺参数的HSPICE模拟结果及其能耗比较.  相似文献
3.
基于量子细胞自动机的全加器实现   总被引:4,自引:0,他引:4  
基于量子细胞自动机的双稳态特性和数字电路,设计了异或门和加法器,采用半经典仿真方法对其进行了仿真,并与Tougaw等人设计的异或门和全加器进行了比较,结果显示在能实现同样的异或和加法功能的情况下,电路结构较为简单且使用的QCA数目大大减少,在规模上只有Tougaw设计的电路的一半左右,这对于减小以后设计的更复杂电路的规模有较大的借鉴意义。  相似文献
4.
一种基于互补型单电子晶体管的全加器电路设计   总被引:3,自引:0,他引:3  
孙铁署  蔡理 《电子器件》2005,28(2):366-369
基于单电子晶体管(SET)的I-V特性和CMOS数字电路的设计思想,提出了一种由28个互补型SKT构成的全加器电路结构。该全加器优点为:简化了“P—SET”逻辑块;通过选取一组参数使输入和输出高低电平都接近于0.02mV和0mV,电压兼容性好;延迟时间短,仅为0.24ns。SPICE宏模型仿真结果验证了它的正确性。  相似文献
5.
低功耗非全摆幅互补传输管加法器   总被引:2,自引:1,他引:1  
文章提出了一种新型传输管全加器,该全加器采用互补传输管逻辑(Complementary Pass-Transistor Logic)实现.与现有的CPL全加器相比:该全加器具有面积、进位速度和功耗上的优势:并且提供了进位传播信号的输出,可以更简单的构成旁路进位加法器(Carry SkipAdder).在此全加器基础上可以实现一种新型行波进位加法器(Ripple Carry Adder),其内部进位信号处于非全摆幅状态,具有高速低功耗的特点.HSPICE模拟表明:对4位加法器而言,其速度接近CMOS提前进位加法器(Carry Look ahead Adder),而功耗减小了61%.适用于高性能、低功耗的VLSI电路设计.  相似文献
6.
DSP芯片中全加器电路的优化设计   总被引:2,自引:0,他引:2  
全加器在DSP芯片中是一个非常重要的逻辑器件,在DSP芯片内部存在着大量的加法器,通过对加法器的优化设计,可以使DSP芯片的性能得到提高.在本文中以CPL结构(Complementary pass transistor logic)加法器为基础提出了一种优化的加法器结构.并且通过HSPICE仿真,对28个晶体管的CMOS加法器、传统的CPL加法器和改进型的CPL加法器进行了比较.仿真的结果表明:改进型CPL加法器在功耗和延时等特性上比传统的28-T CMOS结构加法器和一般的CPL结构加法器有较大的提高.  相似文献
7.
光学脉动进位多比特全加(减)器   总被引:1,自引:0,他引:1  
8.
量子全加器构造的探讨   总被引:1,自引:0,他引:1  
本文探讨了由Toffoli门和受控非门等量子逻辑门构成低位输入、低位输出的量子全加器的电路,并分析了该种量子全加器的变换操作。通过比较推导出有多位输入、多位输出量子全加器的电路组合规律.  相似文献
9.
45nm低功耗、高性能Zipper CMOS多米诺全加器设计   总被引:1,自引:0,他引:1  
提出了电荷自补偿技术,此技术利用P型多米诺电路动态结点的放电对N型多米诺电路的动态结点充电,并在此技术基础上综合应用双阈值技术和多电源电压技术,设计了新型低功耗、高性能Zipper CMOS多米诺全加器.仿真过程中提出了功耗分布法,精确找到了电荷自补偿技术的最优路径.仿真结果表明,在相同的时间延迟下,与标准Zipper CMOS多米诺全加器、双阈值Zipper CMOS多米诺全加器、多电源电压Zipper CMOS多米诺全加器相比,新型Zipper CMOS多米诺全加器动态功耗分别减小了37%、35%和7%,静态功耗分别减小了41%,20%和43%.最后,分析并得到了新型全加器漏电流最低的输入矢量和时钟状态.  相似文献
10.
低功耗、高性能多米诺电路电荷自补偿技术   总被引:1,自引:0,他引:1  
提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nm BSIM4 SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技术在降低电路功耗的同时,提高了电路的性能.与常规多米诺电路技术相比,采用电路自补偿技术的电路的功耗延迟积(PDP)的改进率可达42.37%.此外,以45nm Zipper CMOS全加器为例重点介绍了功耗分布法,从而优化了自补偿路径,达到了功耗最小化的目的.最后,系统分析了补偿通路中晶体管宽长比,电路输入矢量等多方面因素对补偿通路的影响.  相似文献
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号