首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   989篇
  国内免费   19篇
  完全免费   87篇
  无线电   1095篇
  2020年   1篇
  2019年   1篇
  2018年   4篇
  2017年   9篇
  2016年   7篇
  2015年   19篇
  2014年   59篇
  2013年   50篇
  2012年   87篇
  2011年   106篇
  2010年   101篇
  2009年   126篇
  2008年   104篇
  2007年   90篇
  2006年   69篇
  2005年   81篇
  2004年   66篇
  2003年   53篇
  2002年   22篇
  2001年   13篇
  2000年   7篇
  1999年   9篇
  1998年   9篇
  1997年   2篇
排序方式: 共有1095条查询结果,搜索用时 35 毫秒
1.
基于EDA技术的CPLD/FPGA应用前景   总被引:16,自引:0,他引:16  
结合电子设计自动化(EDA)教学与实践情况,讨论了复杂可编程逻辑器件/现场可编程门阵列(CPLD/FPGA)器件的特点及应用前景,分析了目前电子设计领域中微控制器或单片机(MCU)存在的问题,指出了基于EDA的CPLD/FPGA的应用和技术推广将是我国未来电子设计技术发展的主流。  相似文献
2.
NoC:下一代集成电路主流设计技术   总被引:16,自引:0,他引:16  
高明伦  杜高明 《微电子学》2006,36(4):461-466
从SoC的定义出发,依据“PC参考系准则”、“十年变革规律”、“半导体技术发展规律”等基本规律,提出并论证了“NoC是下一代集成电路主流设计技术”的观点,概括了NoC基础理论体系的主要研究领域;简要分析了集成电路NoC体系结构领域可能的关键技术。NoC技术从体系结构上彻底解决了SoC的总线结构所固有的三大问题:由于地址空间有限而引起的扩展性问题,由于分时通讯而引起的通讯效率问题,以及由于全局同步而引起的功耗和面积问题。  相似文献
3.
SOC时代低功耗设计的研究与进展   总被引:11,自引:1,他引:10  
王祚栋  魏少军 《微电子学》2005,35(2):174-179
在片上系统(SOC)时代,芯片内核的超高功耗密度以及移动应用市场对低功耗的无止境需求,使低功耗设计变得日益重要.文章全面系统地介绍了低功耗设计的相关内容,包括背景、原理和不同层次的功耗优化技术,着重介绍了面向SOC的系统级功耗优化技术.通过对已有研究成果按设计抽象层次和系统功能的分析,指出了其优化的全局性不够充分.提出了基于软硬件协同设计的系统功耗优化思路和设计流程,展望了SOC低功耗设计的发展方向.  相似文献
4.
面向能耗和延时的NoC映射方法   总被引:11,自引:0,他引:11       下载免费PDF全文
 随着对NoC平台研究的逐步深入,如何将规模庞大的应用合理地映射到NoC平台上成为亟待解决的问题之一.本文基于二维网格结构NoC平台,建立了旨在优化系统通信能耗和执行时间的统一目标函数.提出了通过优化链路负载分布间接优化延时的方法,避免了NoC等待延时精确建模的难题.并且采用蚁群算法实现了面向能耗和延时的NoC映射.调整参数λ,可以选择单一目标或者联合目标优化.本文还对映射结果进行了执行时间模拟.实验结果显示:与随机映射相比,单一目标优化在通信能耗和执行时间上分别能节省(30%~47%)和(20%~39%),而联合目标优化则能在能量支配的映射方案中进一步挖掘时间维度的潜力.  相似文献
5.
SOPC——基于FPGA的SoC设计策略   总被引:10,自引:0,他引:10  
介绍了SoC的特点,并针对其设计所而临的问题提出了A1tera公司的解决方案——SOPC,以及相关的Excalibur芯片和开发工具Quartus II与SOPC Bui1der。  相似文献
6.
CMOS图象传感器技术及其研究进展*   总被引:10,自引:0,他引:10  
简要介绍了图象传感器的技术原理,比较了CCDs和CMOS图象传感器的技术特点。通过了解单片CMOS图象传感器的系统结构功能与器件类型,分析了单片CMOS图象传感器的性能要求与技术难点,总结出了提高性能所要进一步研究的关键问题。  相似文献
7.
基于Nios嵌入式处理器的片上可编程系统设计   总被引:9,自引:0,他引:9  
Nios嵌入式处理器是用户可配置的通用RISC嵌入式处理器,是一个非常灵活和强大的处理器.随着PLD(可编程逻辑器件)性能的不断提高,SOPC(可编程片上系统)的设计和实现非常方便,用户可以灵活地进行系统硬件和软件设计,还可以现场进行系统级修改.文中结合实例,给出了基于Nios嵌入式处理器的SOPC软、硬件设计与实现方法.  相似文献
8.
集成电路测试相关标准研究与探讨   总被引:9,自引:0,他引:9  
谢正光 《微电子学》2004,34(3):246-249,253
重点研究了纯数字信号、混合信号和片上系统测试的一些问题及相关标准,阐述了各标准的作用,分析了这些标准在实际应用中存在的一些问题及其局限性。  相似文献
9.
基于IP模块的片上系统设计   总被引:9,自引:4,他引:5  
张镇  魏同立 《电子器件》2002,25(2):127-132
传统IC设计方法关注的是如何创建一个全新的设计并进行有效的验证。复杂的IP模块,嵌入式软件,不断增长的晶体管数量,这些都变成了传统方法日益沉重的负担,在片上系统SOC(system-on-chip)设计中,基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法,本文介绍基于IP模块的片上系统的设计和验证。  相似文献
10.
1.8 GHz相位噪声优化的差分压控振荡器   总被引:9,自引:1,他引:8  
潘莎  赵辉  任俊彦 《微电子学》2003,33(5):390-394
针对DCS-1800标准,设计了应用于频率综合器中的差分压控振荡器。采用噪声滤波器,降低了VCO的相位噪声;采用片上电感,压控振荡器可以单片集成。其可调频率为1660~1815MHz,在偏置频率为600kHz的条件下,仿真测得的相位噪声为-125dBc/Hz。整个VCO的工作电压为2.5V,工作电流为6mA。  相似文献
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号