全文获取类型
收费全文 | 141篇 |
免费 | 18篇 |
国内免费 | 6篇 |
专业分类
电工技术 | 4篇 |
综合类 | 13篇 |
化学工业 | 1篇 |
机械仪表 | 4篇 |
武器工业 | 1篇 |
无线电 | 95篇 |
一般工业技术 | 2篇 |
原子能技术 | 1篇 |
自动化技术 | 44篇 |
出版年
2023年 | 1篇 |
2022年 | 1篇 |
2021年 | 3篇 |
2020年 | 1篇 |
2019年 | 4篇 |
2018年 | 1篇 |
2017年 | 3篇 |
2016年 | 2篇 |
2015年 | 2篇 |
2014年 | 5篇 |
2013年 | 4篇 |
2012年 | 13篇 |
2011年 | 10篇 |
2010年 | 16篇 |
2009年 | 12篇 |
2008年 | 20篇 |
2007年 | 14篇 |
2006年 | 11篇 |
2005年 | 8篇 |
2004年 | 9篇 |
2003年 | 4篇 |
2002年 | 3篇 |
2001年 | 2篇 |
2000年 | 3篇 |
1999年 | 2篇 |
1998年 | 1篇 |
1996年 | 2篇 |
1995年 | 1篇 |
1994年 | 2篇 |
1992年 | 3篇 |
1991年 | 1篇 |
1986年 | 1篇 |
排序方式: 共有165条查询结果,搜索用时 46 毫秒
2.
采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗,该ADC利用余量增益放大电路(MDAC)内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。 相似文献
3.
提出一种流水线结构的硬件实现策略,同时采用CSA加法器进行关键路径压缩,极大地提高了工作频率和算法的计算速率.在191 M Hz时钟频率下,实现了73.54 Gb/s的高吞吐率. 相似文献
4.
为了实现线阵CCD空间相机图像的实时压缩处理,在提升算法的基础上,提出了一种适用于FPGA的二维提升小波变换结构与实现方案.该系统利用FPGA片内的存储资源,采用乒乓操作实现了行列变换之间的数据缓存传输,降低了功耗,提高了硬件利用率和运算速度.并且为了适应硬件实现速度,在进行小波边界处理时不需要额外的边界延拓过程,很大程度上降低了算法的复杂度;整个模块采用verilog HDL语言进行设计,并在QuestaSim下进行了仿真试验.实验结果表明,该系统工作稳定可靠,完全满足实时处理的要求,并适用于JPEG2000的多级二维5/3小波变换. 相似文献
5.
数字式频率合成器广泛的应用于现代电子通信,电子对抗等重要的军事领域。作为直接数字式频率合成技术的核心部分数控振荡器的研究,就有十分必要的意义和价值。本论文在传统的数控振荡器(Numeric Control Oscillator,简称NCO)的基础上,采用改进的计算机坐标旋转(Coordinate Rotation Digital Computer,简称CORDIC)算法,设计实现了CORDIC的流水线结构。并对设计的NCO硬核进行验证,最后生成一个0.80.8mm2的硬核。 相似文献
6.
14位20 MS/s CMOS流水线A/D转换器 总被引:1,自引:1,他引:0
介绍了一种14位20 MS/s CMOS流水线结构A/D转换器的设计.采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25 VR两个参考电平;采用折叠增益自举运算放大器,获得了98 dB的增益和900 MHz的单位增益带宽,基本消除了运放有限增益误差的影响;采用冗余编码和数字校正技术,降低了对比较器失调的敏感性,避免了余差电压超限引起的误差.电路采用0.18 μm CMOS工艺,3.3 V电源电压.仿真中,对频率1 MHz、峰值1 V的正弦输入信号的转换结果为:SNDR 85.6 dB,ENOB 13.92位,SFDR 96.3 dB. 相似文献
7.
早期的PC游戏由CPU来处理大部分游戏图形的计算,直到20世纪80年代出现了Geometry Engine芯片。这种芯片可以在硬件上完成部分图形处理流水线的工作:比如几何变换、裁剪计算、投影、缩放等都可由一个寄存器的定制码来定制,这和现在广泛使用的图形处理流水线结构基本一致,是当今图形处理器的前身。 相似文献
8.
除运算采用泰勒级数展开,用5级流水线结构,查找表大小缩小为2.5kB,并获得固定延迟.FPGA综合结果表明,与其他设计电路相比,面积减小了33%. 相似文献
9.
9位50 MSPS流水线结构A/D转换器研究 总被引:1,自引:1,他引:0
提出了一个采用三级流水线技术的9位50 MSPS A/D转换器,具体分析了其内部结构,给出了在OrCAD/PSpice 10.5下的仿真结果和动态测试结果;对设计流水线A/D转换器的关键问题进行了讨论,分析了引入流水线技术的优点和缺点. 相似文献
10.