基于VHDL的CCD驱动时序设计

本文介绍了使用一种标准的硬件描述语言VHDL编写CCD驱动电路的新方法，给出了时序仿真波形，并验证了其可行性。     

一种用于SOC设计中的智能I/O处理器的实现

文章介绍了SOC设计流程，智能I／O处理器组成，在开发该处理器对VHDL源代码的优化问题。     

VHDL语言在寄存器描述中两个局限性的探讨

通过VHDL编程中对寄存器RTL描述限制的深入分析和探讨，提出了利用一个扫描控制信号来完成对多个寄存器描述的间接描述方法，即在扫描时钟信号的边沿监测下，输入信号和在前一周期边沿接收的输入信号比较，若不相等，则说明此时输入信号发生了一个边沿事件，即可等效为寄存器的描述，并给出了具体语句。通过实例证明，该方法克服了对寄存器描述的限制，具有一定的创新性、实用性和推广价值。     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性     

VHDL设计中信号与变量问题的探讨

本文从应用的角度举例说明了VHDL设计中信号与变量的区别，以及正确的使用方法，并介绍了为信号或变量赋予初始值的技巧。     

基于VHDL实现单精度浮点数的加／减法运算

研究了单精度浮点数加／减法的结构及其设计方法，并在Aldec公司的Active—HDL软件环境下，采用VHDL语言进行设计，并进行了仿真验证，计算精度可以达到10^-7。     

基于FPGA的位同步信号提取

同步是通信系统中一个非常重要的实际问题。在同步通信系统中,同步系统性能的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作。因此,同步是信息能够正确可靠地进行传输的前提。介绍一种基于FPGA的锁相环位同步提取技术的原理,并用VHDL语言编程实现,在QuartusⅡ下编译仿真通过,给出仿真波形图。经分析该设计稳定可靠,且能够完成要求。     

CPLD/FPGA在工件取放设备中的应用

在分析PLC优缺点的基础上，提出一种利用在线可编程逻辑控制代替PLC的新技术。此外，给出了用在线可编程器件CPLD/FPGA组成的、VHDL语言实现的工件取放设备控制电路设计和程序。