基于V600ME14-LF的锁相环设计

介绍了一种基于S波段的VCO器件V600ME14-LF的锁相环的设计方案,并且已经在实践中实现了其主要功能;同时介绍了V600ME14_LF的主要性能和应用注意事项,V600ME14-LF器件可广泛应用在测试仪器和卫星通信等场合。     

高速脉冲电平的一种精密控制电路设计

提出将高速脉冲信号电平控制转换为分别产生直流电平、数字信号,然后将其分别包含的与脉冲信号相关的电平信息和频率信息合成输出脉冲的思想。利用D/A转换器和运算放大器等电路产生高精度直流电平,从而提供控制所需的电平信息;利用差分寄存器、接收器和缓冲器来构成数字信号通道,完成脉冲信号的频率信息的接收、传递;在专用驱动器电路上完成电平信息与频率信息的合成输出,实现了高速脉冲信号电平的精密控制。本文论述电路设计的基本原理及其硬件实现。     

基于AD9854的DDS+PLL的时钟源设计

采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法,来产生0.1 Hz～1.1 GHz连续可调的时钟信号.利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器,顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号.测试结果表明,输出的时钟信号的频率、抖动等性能指标能够满足设计要求.利用集...     

一种高精度低纹波的DC-DC电源设计

针对精密仪器电源需求,设计了一种高精度低纹波DC-DC电源模块,该模块实现了极低导通电阻的模拟开关,设计了应用开关电源方式的直流电压转换电路,提出了一种将负电平电流吸收源改进为电流输出源的电路设计方法.针对开关电源的EMC电路特性,可将设计的EMI滤波电路中的电源输出纹波减少到最小程度,并对电源完整性进行了分析和印制板设计分析.实践证明,该电路很好地满足了精密仪器的电源要求.     

一种脉宽精密可控的脉冲信号电路设计

鉴于脉冲技术在现代电子技术领域中所发挥的基础作用,针对传统的可分立元件所构建的脉冲产生电路功能单一、不可编程、脉冲宽度难以调整和控制以及数字化、集成化程度低等不足,提出了一种基于可编程逻辑器件FPGA和高速ECL器件的合成脉冲脉宽的调整方案,通过FPGA内部计数器和可编程延迟芯片的共同配合实现了脉冲宽度的大范围精密连续可调的目标,并详细论述了电路的基本原理及硬件的基本组成。通过实验验证,该方案对脉冲宽度精密控制可行可靠。     

高速时钟的分频同步技术研究

根据数字系统的高速同步时钟需求,提出了基于触发同步与高精度延迟补偿技术相结合的原理实现分频时钟与源时钟信号的精密同步的方法.利用可编程逻辑器件,构建移位比较式计数分频器和D触发器实现源时钟的分频和两路时钟的同步:利用集成的可编程延迟线实现皮秒级的延迟补偿,从而完成两路时钟信号的同步校正.文章给出了实现原理、电路设计及部分仿真测试结果.     

一种对高速脉冲边沿整形、调整的设计方案

随着高速脉冲的广泛应用,作为决定脉冲质量的重要参数,脉冲上升、下降时间也越来越受到重视。针对高速脉冲发生中对脉冲边沿陡峭、可控的要求,本文提出了一种使用隧道二极管对脉冲边沿整形,利用场效应管开关和恒流源充放电电路控制脉冲边沿时间的方案,并对其电路和隧道二极管的工作原理进行了具体分析。从试验结果看,该方案能将脉冲的边沿时间整形至800ps左右,同时实现边沿时间的可控调整。     

一种可控高速脉冲产生技术的研究

提出了一种将高速脉冲信号产生转换为可控直流电平产生、脉冲频率信息产生及脉冲合成输出的设计思想。可控直流电平控制脉冲的高低电平值;脉冲所需的频率信息通过可编程数字信号产生,该数字信号控制脉冲的波形包括脉宽和延迟;而脉冲的上升/下降时间则通过调整脉冲合成电路的充放电电流来控制。产生脉冲最小脉宽5 ns,最大幅度7 V,电平精度0.1 V,最小上升/下降时间2 ns。     

DDR2SDRAM控制器的数据通道设计

在DDR2 SDRAM控制器的设计中,用户端与DDR2存储器端之间数据通道的设计是提高数据传输率的关键,也是控制器设计中的难点.首先简单介绍了DDR2 SDRAM控制器的整体结构,然后分析了DDR2存储器的读写时序过程,并提出了双向数据DQ与同步信号DQS的相位关系要求,最后在阐述了数据通道要求实现的具体功能后直接使用...     

基于NLTL的皮秒级快沿产生方法研究

分析了非线性传输线上升沿压缩原理与基本构成,研究了非线性元件与线性传输线相结合实现非线性传输线的可行性.从工程化设计角度,深入研究基于NLTL的皮秒级快沿的产生方法.给出了非线性元件参数、传输线参数与上升时间压缩参数之间的关系式,非线性传输线设计中参数的计算方法与过程.利用设计仿真验证了该方法的可行性,并通过实验电路测...