排序方式: 共有6条查询结果,搜索用时 0 毫秒
1
1.
介绍了可以简化逻辑电路设计的可编程逻辑器件EPLD,详述了它的工作原理,开发工具,并且举例说明了应用EPLD设计电路的具体过程。 相似文献
2.
提高并行交替式高速数字化系统分辨率的研究 总被引:3,自引:0,他引:3
本文是关于幅度非均匀取样信号理论及其应用的第二篇论文.本文首先分析了文献[1]中的偏置误差对输入信号频谱的影响,说明了提高幅度分辨率的基本原理,然后推导出了输入信号为正弦信号时附加信号的频谱表达式,提出了两种提高该系统的幅度分辨率的方法.最后进行了计算机仿真,给出了系统的有效位数和输入信号频率的关系曲线. 相似文献
3.
并行交替技术可以极大地提高ADC系统的采样率,但是采样时间偏差造成的周期性非均匀采样严重地降低了系统的性能,消除非均匀采样的影响,对并行交替式ADC系统发展具有积极的推动作用.本文采用频谱分析方法,研究了非理想测试信号对时间偏差估计的影响,提出了一种新的时间偏差估计算法,通过计算机仿真数据验证了算法的有效性.研究了一种基于系统输出序列频谱的滤波重构算法,通过原型电路的实际数据,证明该算法可以有效地重构非均匀采样信号,为该算法的应用提供了理论基础. 相似文献
4.
5.
提高并行交替式ADC系统分辨力的一种新方法 总被引:1,自引:0,他引:1
为提高并行交替式ADC系统分辨力,提出一种将模周期T运算重排序图方法和偏置抖动方法相结合的新方法.根据存在偏置抖动时,使用模周期T运算重排序图方法后输出信号的频谱特点,采用低通滤波方法来提高系统的分辨力.利用输入信号频率与采样频率互为质数的特点,可使并行交替式ADC系统对直流和奈奎斯特频率的输入信号幅度分辨力都能提高.计算机仿真结果证明了本算法运算量小,易于实现. 相似文献
6.
1