基于紧耦合结构的宽带基站天线设计

随着5G移动通信频段的公布,传统基站天线已不足以覆盖其工作频段。文章以紧耦合阵列天线理论为基础,提出了一种基于紧耦合结构的交叉偶极子宽带基站天线。该天线由两对正交的领结状偶极子天线构成,通过两对交叉偶极子之间的耦合效应,有效地展宽了天线的阻抗带宽。同时,通过在天线和金属反射板之间加载电阻型频率选择表面,吸收由反射板引入的谐振反射波,改善天线高频端辐射性能。仿真及测试结果表明:该天线在1.7-3.6 GHz 频率范围内,可以满足基站天线的设计指标,两端口驻波比均小于1.5,两端口之间隔离度大于55 dB,半功率波束宽度满足65°±5°范围,且整个频段内增益均大于8.5 dBi。     

基于辐射中心分解的天线辐射场合成

采用逆投影算法对观测天线不同方向辐射场的仿真数据进行成像处理,获取其辐射强度的分布图像,并引入偶极子辐射中心的概念,采用参数估计法对天线辐射场进行分解并合成,合成结果与直接计算的不同距离的天线辐射场分布数据吻合较好,有效地解决了近场散射建模中天线辐射场的描述问题。同时,该方法也可应用于双站RCS数据压缩、天线反设计及雷达仿真应用等方面。     

复合场下磁流变液层间剪切屈服特性研究

为了研究磁流变液在磁场、温度场共同作用下层间剪切屈服特性,考虑磁化饱和程度以及局部磁场聚集效应的影响,结合经典偶极子和局部场偶极子理论模型,建立了新型颗粒间作用力计算模型—偶极子边界理论模型,理论分析了偶极子边界中颗粒链之间的相互作用力以及同一链中两相邻颗粒间作用力,并给出作用力的数学表达式,搭建了基于线圈外置的圆盘式传动结构的测量装置,通过实验研究验证理论的正确性。结果表明偶极子边界模型计算误差比经典偶极子理论模型和局部场偶极子理论模型小,弱磁场作用下,偶极子边界理论模型计算所得剪切屈服应力结果与实验值的偏差最小,在-1.5%~1%之间;在强磁场作用下,由偶极子边界理论模型计算所得结果与实验值的偏差最小,在-0.4%~0.2%之间。     

信号源内置式球形偶极子天线

为实现30 MHz～1 GHz频率范围内的机箱机柜电磁屏蔽效能测量,研制了直径为100 mm的信号源内置式球形偶极子天线.该天线采用具有陡峭上升沿与下降沿的30 MHz方波信号作为信号源,信号源和电源部分均置于天线内部.对天线幅值动态范围的测试结果表明:在与接收天线相距1 m的条件下,该天线在30 MHz～1 GHz频率范围内的动态范围都在50dB以上,大多数谱线的动态范围达到60dB.所研制天线体积小、可连续工作5小时以上,解决了体积较小机箱机柜的电磁屏蔽效能测试难题.     

组合网格法原理及其相关应用

文章介绍了组合网格法（A Composite Grid Method）及其相关应用。阐述了组合网格法的基本原理及计算步骤，计算的实例包括偶极子天线的计算及三维电磁场环境下特殊情况下的计算。使用工具为COMSOL，计算模式分别为二维对称场和三维场。并使得到的计算结果和传统方法进行对比分析，最后文章进行总结归纳，并且对组合网格法的未来方向进行了探讨。     

MoO3掺杂Ba0.98Bi0.02(Ti0.9Zr0.1)O3陶瓷的介电性能研究

采用固相反应法制备了Ba<,0.98>Bi<,0.02>(Ti<,0.9>Zr<,0.1>)<,1-x>Mo<,x>O<,3>(x=0,0.01,0.03,0.05)陶瓷,研究了MoO<,3>掺杂对Ba<,0.98>Bi<,0.02>(Ti<,0.9>Zr<,0.1>)O<,3>陶瓷的相结构、表面形貌和介电性能的影响....     

基于声偶极子原理修正载重轮胎噪声模型

研究载重轮胎噪声发声机理,基于声偶极子原理改进轮胎花纹噪声发声模型。由于载重轮胎花纹块击地声和离地粘吸声是噪声主要来源,考虑轮胎与路面形成喇叭筒效应及轮胎前后沿构成排偶极子效应,开发出载重轮胎噪声仿真分析及优化软件包。结果表明：改进的载重轮胎花纹噪声发声模型更合理、更精确,轮胎花纹噪声实测谱与仿真谱接近。     

基于MATLAB的偶极子辐射性能仿真分析

研究了直线天线的两种简单分析模型：无穷小偶极子和有限长偶极子。建立了偶极子辐射强度和方向性系数数学模型。应用MATLAB对其性能进行了仿真分析。通过仿真分析比较,得出了和实际结果相符的结论,从而为天线的研究提供了有价值的基础理论。     

一种应用于RFID标签的新型功率放大器设计

A novel matching method between the power amplifier (PA) and antenna of an active or semi-active RFID tag is presented. A PCB dipole antenna is used as the resonance inductor of a differential power amplifier. The total PA chip area is reduced greatly to only 240 × 70 μm² in a 0.18 μm CMOS process due to saving two on-chip integrated inductors. Operating in class AB with a 1.8 V supply voltage and 2.45 GHz input signal, the PA shows a measured output power of 8 dBm at the 1 dB compression point.