单管分压式偏置式共射电路电路元件参数改变时对静态工作点的影响

灵敏度是研究对象因果关系的重要手段。本文利用这些关系研究电路中各元件的参数变化时对分离式偏置电路静态工作点的影响。研究表明,基极和射极偏置电阻对Q的影响同价,对调整呈现平方反比例规律;集电极调试灵敏度为常量,对调整的变化不敏感;在装配过程元件的立式安装有一定特点,可以满足电磁兼容的基本要求。     

一种基于多目标遗传算法的高层次测试综合方法

提出一种基于多目标遗传算法的高层次测试综合方法。该方法在面积和时间的约束下,在高层次调度和单元分配过程中完成电路的可测性设计。通过约束条件的转换和新式的杂交算子来避免无效染色体的产生,改善了遗传算法中解的质量和收敛速度。实验结果表明了该方法的有效性。     

基于边界扫描技术的集成电路测试平台设计

支持IEEE1149.1标准的边界扫描芯片的广泛应用和可测性设计(DFT)的研究,使边界扫描测试技术得到广阔的发展.我们以边界扣描测试技术为基础设计集成电路(IC)测试平台,并对许多复杂的IC进行测试.该平台不需要昂贵的仪表、设备,而是通过边界扫描芯片的特点产生并捕获测试信号,并且还具有很高的测试覆盖率.同时也根据在测试开发中遇到的问题,对可测性设计提出一些建议.     

集成电路可测性设计IO复用方法

超大规模集成电路特征尺寸逐步缩小的发展过程中,芯片面积是制约芯片成本的最重要因素之一,也是直接影响半导体产品市场竞争力的最重要因素之一。本文介绍了将所有可测性设计(DFT)的输入输出端口(IO)与各种类型的正常功能工作模式的IO复用的方法,从而达到减少IO并最终减小芯片面积的目的。介绍了输入信号和输出信号分别在单向端口IO和双向端口IO中复用的方法。然后,以一款经过0.18μm逻辑工艺流片验证的flash存储器控制芯片为例,对比了采用IO复用方法前后芯片的利用率和面积,证明了方案的可行性和有效性。     

面向先进集成电路设计的新版Talus Design

面向先进集成电路的全芯片综合产品Talus Design的最新版本正式面市。新版Talus Design包括了一个增强的时序优化引擎、改善的内存使用效率以及先进的生产率改进，例如，创新性可用性、更为灵活的先进脚本语言以及领先的第三方可测性设计（DFT）产品支持。     

数模混合边界扫描技术的研究现状与进展

数模混合电路的集成度和复杂度不断提高,电路测试的难度越来越大,混合信号边界扫描技术的推出为数模混合电路的测试提供了一种有效解决方案;文章以近年来国内外有关的文献报道为依据,对目前混合信号边界扫描技术的测试规范及测试方法进行系统的归纳,重点对该技术的新应用、新进展和发展动态进行详细介绍;针对混合信号边界扫描技术应用过程中遇到的实际问题提出了急需研究解决的主要关键技术,最后总结了该技术的发展方向和应用前景。     

“一课一得”的教学目标,实施有效的语文教学

语文课堂教学中存在严重的有效性问题,这样的情况导致课堂教学功能不能完整实施。要想实现教学的有效性,就要以学生的进步与发展为主要目标,关注教学效果。作为教师要把教学过程与教学结果统一起来,那么就要实现教学的有效性。有效教学有一系列策略,个人认为制定合理的教学目标,做到一课一得是实施有效的语文教学的基础和前提。     

基于微控制器的嵌入式边界扫描解决方案

为了解决电路板快速诊断维修问题,嵌入式测试正以全新的概念成为板级电路测试的研究方向;嵌入式测试性设计,是将自动故障检测和诊断功能内置于电路板中,利用嵌入式测试控制器,在UUT内部实现故障检测;边界扫描技术作为高密度电路板故障检测的主流技术,将结合嵌人式测试方法,成为板级乃至系统级故障检测的新发展方向;文章首先概述了嵌入式边界扫描技术,然后提出了一种基于微控制器的嵌入式边界扫描解决方案,阐述了嵌入式边界扫描的数据生成技术,最后以数字IO电路板为对象进行了测试性设计与验证,并给出结论;总体上,嵌入式测试以增强测试自动化、提高测试覆盖率和测试效率为目的,能够更好地降低产品整个寿命周期的测试维修成本。     

用于混合信号系统的模/数分块一体化测试技术

为了解决混合信号系统中三种模块:模拟、数字和存储器接口之间存在的难以测试的问题,讨论了一种模拟/数字一体化的测试技术,包括三种模块的测试方法、系统测试的分块、可测性设计(DFT)、自测试策略和方案等,并说明了互连测试和准静态电流IDDQ测试法可为该项新技术提供有效的解决方案.