首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   76篇
  免费   10篇
  国内免费   18篇
综合类   8篇
无线电   43篇
自动化技术   53篇
  2010年   1篇
  2009年   11篇
  2008年   14篇
  2007年   6篇
  2006年   1篇
  2005年   6篇
  2004年   3篇
  2003年   9篇
  2002年   5篇
  2001年   3篇
  2000年   13篇
  1999年   15篇
  1998年   4篇
  1997年   3篇
  1996年   3篇
  1995年   1篇
  1992年   1篇
  1988年   1篇
  1985年   1篇
  1984年   1篇
  1982年   2篇
排序方式: 共有104条查询结果,搜索用时 31 毫秒
1.
提出了一种新型带有负反馈的分段曲率校正带隙电压基准源,该基准源的主要特色是利用温度相关的电阻比技术获得一个分段曲率校正电流,校正了一阶带隙基准源的非线性温度特性. 该分段线性电流产生电路还形成了一个负反馈,以改善带隙基准源的电源抑制和线性调整率. 测试结果表明:在2.6V电源电压下,该基准源在没有采用校正的条件下,在-50~125℃温度范围内实现了最大21.2ppm/℃温度系数,电源抑制比为-60dB. 在2.6~5.6V电源电压下的线性调整率为0.8mV/V. 采用中芯国际(SMIC) 0.35μm 5V n阱数字CMOS工艺成功实现,有效芯片面积0.04mm2,其总功耗为0.18mW. 该基准源应用于3, 5V兼容的光纤接收跨阻放大器.  相似文献   
2.
SoC平台——Parterre的实现   总被引:1,自引:0,他引:1  
本文主要介绍由哈尔滨工业大学微电子中心开发的SoC平台——Parterre的功能。包括基于RTEMS实时操作系统和cycie—accurate仿真器的软件开发平台,基于三总线的芯片/FPGA开发平台,基于AMBA总线协议和VCI接口的IP开发平台。以及基于CPU指令集为测试向量的Debug平台。利用该平台可以快速的进行SoC模型的定义和芯片的开发。  相似文献   
3.
吕志强  来逢昌  叶以正 《半导体技术》2007,32(8):669-672,713
基于深亚微米MOSFET的短沟道效应(迁移率退化、热载流子效应、体电荷效应、沟道长度调制效应等),提出了一种高频沟道噪声分析模型.该分析模型不仅具有较高的精确性,而且只包括MOSFET的工艺参数和电学参数,不含有微积分和拟合参数,较大地提高了MOSFET高频噪声模型的易用性.根据MOSFET的高频等效电路,得出了MOSFET的噪声系数模型.实验结果证明,提出的深亚微米MOSFET高频噪声模型的仿真结果与测试结果的平均误差不到0.4 dB,并与其他高频沟道噪声分析模型进行了比较.  相似文献   
4.
基于马尔可夫模型的数据值预取方案   总被引:1,自引:0,他引:1       下载免费PDF全文
根据程序中Load指令的行为特征构造马尔可夫模型,进而提出预取器的结构方案.SPEC仿真结果表明,与采用二级值预测方案以及基于程序语句相关的预取方案相比,在预测指令的覆盖率上分别提高了9.51%和2.02%,在预测精度上分别提高了12.9%和8.2%,而在IPC上,则分别提高了16.7%和7.4%.  相似文献   
5.
一种低功耗高性能的滑动Cache方案   总被引:2,自引:0,他引:2  
Cache存储器的功耗占整个芯片功耗的主要部分.针对不同类型的应用程序对指令和数据Cache的容量实时需求不同,一种滑动Cache组织方案被提出.它均衡考虑指令和数据Cache需求,动态地调整一级Cache的容量和配置,消除了Cache中闲置部分产生的功耗.SPEC95仿真结果表明,采用滑动Cache结构不但降低了一级Cache的动态和静态泄漏功耗,而且还降低了整个处理器的动态功耗,提高了性能.滑动Cache比两种传统Cache结构和DRI结构的一级Cache平均动态功耗分别降低21.3%,19.52%和20.62%.采用滑动Cache结构与采用两种传统Cache结构和DRI结构相比,处理器平均动态功耗分别降低了8.84%,8.23%和10.31%,平均能量延迟乘积提高了12.25%,7.02%和13.39%.  相似文献   
6.
AHB-PCI桥的设计及其验证方法   总被引:1,自引:1,他引:1  
本文首先简要介绍了AMBA总线和PCI总线的协议特点,并在此基础上详述了AHB-PCI桥的功能及其设计思路,文章最后是关于AHB—PCI桥的一种验证方案。本设计采用TSMC0.25μmCMOS工艺进行逻辑综合,总电路规模约为35230门。目前本设计已嵌入到SoC设计中并通过了FPGA原型验证。  相似文献   
7.
系统级建模是大规模集成电路设计的一个重要阶段,它实现了设计从文本规范向功能实现的过渡,传统方法中一直使用硬件描述语言(HDL)来完成系统级建模,其弊端在于建模的效率低不适应如今SoC设计的要求。SystemC作为一种基于C 语言的新型硬件设计语言较已有的HDL语言在系统级建模、软硬件协调设计方面更具优势,因此也更适用于SoC的设计建模,该文介绍了SystemC的最新版本SystemC2.0的使用特点以及如何利用其进行SoC顶层设计的方法,并通过对一个短消息平台的建模实例说明如何具体使用SystemC2.0,通过与传统方法的比较可以得出结论,SystemC可以迅速有效地实现SoC系统级的建模。  相似文献   
8.
9.
智能卡的研究与发展   总被引:1,自引:0,他引:1  
综述了智能卡及JAVA卡的相关技术,智能IC卡由硬件和操作系统组成 ,可理解成一个计算机系统,智能IC卡有着完善的安全技术体制,安全性是其最大的特点,近年来,Java技术与智能卡技术的结合产生了Java卡,Java卡是一种新型的智能卡,它基于Java语言和Java卡虚拟机JCVM(Java Card Virtual Machine),是智能卡发展的方向。  相似文献   
10.
MicroJava^TM701是Sun公司继PicoJavaⅠ、PicoJavaⅡ之后开发的最新Java处理器,是第一个基于PicoJava规范的Java芯片。本文将介绍MicroJava^TM701处理器的体系结构,主要包括体系结构的特征及其主要功能单元,并着重介绍它的PCI总线接口及各种存储器接口。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号