排序方式: 共有80条查询结果,搜索用时 15 毫秒
1.
2.
3.
4.
5.
对部分厂家2.5Gbit/sSDH设备接入波分复用系统进行了试验,为发生光缆中断等突发性事件时终端站间迅速恢复电路提供了有益参考。 相似文献
6.
随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)的原型验证平台,并基于FPGA平台开展种类繁多,功能各异的软硬协同验证和调试工作,提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法,有效地利用了异构多核处理器的架构特征,同构FPGA的对称特点,以层次化的方法自顶向下划分FPGA,自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer,VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补,核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台,成功地完成了硅前验证,软硬件协同开发和测试,硅后问题复现工作,并为下一代处理器架构设计提供了快速的硬件平台. 相似文献
7.
8.
Delaunay三角网表示和点删除方法 总被引:2,自引:0,他引:2
对于三角网的表示方法,提出了一种双循环链表结构,这种结构能够方便的表示三角网的边拓扑和面拓扑信息,以及多边形结构.基于这种结构,对三角网点删除算法进行了改进.以前的点删除算法是基于连续的凸耳删除,提出的方法是基于多边形边的构建方法,利用D-三角网的空外接圆属性.与其它方法相比,这种方法具有容易理解,效率高的优点. 相似文献
9.
单片系统(SoC)设计技术 总被引:10,自引:0,他引:10
集成电路技术在近10年里有了飞速的发展,加工工艺从0.5μm.0.6μm亚微米级工艺发展到0.25μm,0.18μm甚至0.1μm的深亚微米(DSM)和超深亚微米级工艺(VDSM),单芯片集成度大大提高,加上集成电路 设计的多年积累,单个芯片有能力实现现复杂系统,这就是单片系统(system on a chip),在单芯片上实现复杂系统不是简单的将过去的设计在同一芯片上简单的集成,需要考虑许多新的技术问题,将介绍单片系统的设计特点以及涉及单片系统设计的关键技术,其中包括设计复用技术,使用IP核的注意事项以及端口标准化等问题,深亚微米设计的设计要点和难点:深亚微米电路的电学模型以及连线延迟计算方法和避免传输线效应的方法,同时还将介绍单片系统的测试技术和一些测试方案,物理综合概念和目前流行的能提供深亚微米设计能力的主流EDA工具。 相似文献
10.