异步超前进位加法器设计

提出了一种新的高速加法器电路.该加法器采用混合握手协议,将超前进位与异步自定时技术相结合,根据进位链出现的概率大小来分配进位路径,可以在保持异步结构低功耗的同时提高运算速度.仿真结果表明,在SMIC 0.18 μm工艺下,32位异步超前进位加法器平均运算完成时间为0.880 932 ns,其速度是同步串行加法器的7.33倍,是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍,且电路面积和功耗开销小于异步进位选择加法器.     

一种Ling选择进位加法器

设计一种Ling选择进位加法器,组间采用Ling进位代替传统的进位,利用内部连线与节点扇出平衡的并行前缀逻辑产生进位机制,并对通常的进位选择模块进行调整,以使其适合Ling进位。该加法器兼具了Ling加法器的快速性,又避免了逻辑产生的复杂性。实验结果表明,与超前进位加法器相比,该加法器的速度提高12％左右。     

三输入异步电路控制单元的设计实现

提出了一种新型多输入异步电路控制单元的设计方案,分析了电路的工作原理,基于0.6 μm的标准CMOS工艺实现了该电路的管级电路设计,介绍了如何根据具体应用要求调节电路参数.最后,针对不同的负载和延时情况给出了HSPICE 的仿真数据和对比曲线.仿真结果表明,该单元的最高工作频率可以达到约1.8 GHz.     

嵌入式协处理器初等函数的快速统一实现

该文通过迭代次序的改进和有理近似的引入,提出了改进的CORDIC钟法。根据改进的CORDIC算法,实现了初等函数的快速统一运算,采用Verilog—HDL完成了16位数值协处理器IP核的设计。该IP核具有规模较小、高速和控制简单的特点,非常适合嵌入式应用。     

新型异步树型仲裁器设计

树型仲裁器是异步电路中常用的电路,它的性能和鲁棒性对整个系统有很大的影响.针对以往树型仲裁器在设计和应用方面存在的问题,设计并实现了一种新型异步树型仲裁器,提高了异步树型仲裁器的鲁棒性.该仲裁器采用了插入差分电路和隔断两级逻辑电路的方法,避免了毛刺的出现.通过重新设计C单元,避免了现有树型仲裁器的死锁问题.在CSMC 0.5μmCMOS工艺下,该仲裁器的最短数据传输时间为4.37 ns,电路平均功耗为50.815 nW.     

异步控制set-C单元的三种CMOS实现

本文提出了由CMOS实现的带set置位端C单元电路(记为set-C单元)的三种不同实现方案,介绍了每种方案下的管级电路及工作原理.采用0.25um标准CMOS工艺的瞬态仿真验证了所提出设计方案的正确性.通过HSPICE仿真,给出了三种方案的能耗、上升延迟与下降延迟的对比曲线.仿真结果表明,方案一较方案二的节能可达46%,较方案三的节能可达13%,由此得出方案一较佳的结论.     

数字水印技术在IP核知识产权保护中的应用

介绍了数字水印技术在IP核知识产权保护中的作用，数字水印嵌入在固核、硬核和FPGA中的实现方法以及数字水印在IC设计中有待解决的问题。     

双轨异步环路收发器设计

设计实现了一种新型多点连接的GALS异步互连接口.该接口采用旁路式结构,避免了现有的馈通式结构接口由于时钟频繁启停造成的时间利用率和能量利用率低下的缺陷.该接口的数据传输采用四相双轨握手协议,简化了握手过程,进一步提高了速度.在TSMC0.25μm的工艺下,该接口的最高传输频率可以达到603.7MHz.该接口适用于对数据传输速度要求较高的SOC设计.     

非对称GALS系统异步接口设计

设计了一种新型点对点全局异步局部同步方式异步互连接口，采用非对称握手协议进行通讯，并在数据路径上加入异步可控FIFO，比传统的对称式异步接口时间利用率更高，并且能够实现数据的高速连续传输．在0．25um^3工艺下，该接口发送和接收的最高频率可以分别达到670MHz和1．45GHz．该接口适用于对数据传输有较高要求的片上系统设计．