模型检验中迁移关系的分组策略

迁移关系的构建是基于BDD模型检验中的一个重要环节，而建立占内存尽可能小且运算高效的迁移关系一直是难点，通常做法是对迁移关系进行分割．提出一种的对按位分割后的迁移关系进行分组的方法．通过对ISCAS-89中时序电路的试验表明，该方法对其中部分电路是有效可行的．     

基于数据预取的多核处理器末级缓存优化方法

末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系,采用数据预取的方式,在处理器核出现读缺失之前为其末级缓存提供数据块.实验结果表明,对于4核和16核处理器系统,该方法可以分别降低末级缓存缺失率9.8％和18.4％,提高性能4.0％与12.4％.     

加速路径时滞故障的强健测试产生

探讨如何利用针对固定型故障测试产生的比较成熟的算法，结合时滞故障的特点，进行路矩时滞故障的强健测试产生，在十值逻辑完备的基础上，提出最大输入组的概念，减少测试过程中不完善和重复的选择；给出多路回退过程中的目标传播规则，以减少传播过程中的目标个数，加快回退速度；改进了路径敏化方法，强调了对局部结果的保存和利用，减少重复计算，探讨了时滞测试中ＸＯＲ／ＮＸＯＲ门的直接处理方法，在ＦＡＮ算法基础上，实现了     

基于精细化梯度的无线传感器网络汇聚机制及分析

信息汇聚是无线传感器网络的典型传输形态之一.在信息汇聚过程中,网络存在数据流分布内密外疏的不均衡特性.研究发现,在传统跳数模型下,网络数据流分布不仅存在全局不均衡性,而且同层节点内还存在着内疏外密的反向不均衡现象,从而使网络流量分析复杂化.提出一种精细化梯度模型,通过引入加权平均机制,将跳数信息转化为精细梯度信息,并以梯度作为数据汇聚的参考依据.通过理论和仿真分析,精细化梯度模型下网络具有更平稳的网络数据流分布特征,并在通常情况下具有更高的通信效率.     

路径测试中基本路径集的自动生成

路径测试是一种重要的白盒测试技术,具有较高的故障覆盖率。基本路径集覆盖了程序中所有语句和分支,该文测试了基本路径集中的路径,在测试资源有限的情况下得到较好的测试效果,并提出了基于图的深度优先搜索的基本路径集的生成方法,该算法采用的生成子路径的方法可以有效地减少路径生成过程中的搜索过程,提高路径生成的效率。 关键词：     

CMOS电路最大功耗宏模型

参照已有的平均功耗宏模型研究成果,将电路最大功耗假设为输入向量对序列长度与跳变率的函数,并采用神经元网络拟合出该函数．ISCAS85电路集的实验结果表明,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在10％以内．     

热量敏感的众核芯片多播并行测试方法

为了解决芯片测试过程中功耗密度大造成的局部过热(简称"热斑")问题,提出一种热量敏感的多播并行测试方法.对众核芯片采用多播并行测试时面临的"热斑"问题进行分析,提出一种无"热斑"的多播测试路径生成算法;在温度容限内对生成的多条单类同构芯核多播测试路径进行并行优化,形成无"热斑"的快速并行测试方案,同时缩短了测试时间.实验结果表明,采用文中方法能够有效地避免多播并行测试时的"热斑",并使测试时间缩短近45%.     

面向串扰时延效应的时序分析方法及在集成电路测试中的应用

随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路中的串扰效应影响,找到电路中潜在的串扰时延故障目标,并针对这些故障进行测试是非常必要的.文中提出了一种基于通路的考虑多串扰引起的时延效应的静态时序分析方法,该方法通过同时考虑临界通路及为其所有相关侵略线传播信号的子通路来分析多串扰耦合效应.该方法引入了新的数据结构"跳变图"来记录所有可能的信号跳变时间,能够精确地找到潜在的串扰噪声源,并在考虑串扰时延的情况下有效找到临界通路及引起其最大串扰减速效应的侵略子通路集.这种方法可以通过控制跳变图中时间槽的大小来平衡计算精度和运行时间.最后,文中介绍了在基于精确源串扰通路时延故障模型的测试技术中,该静态时序分析方法在耦合线对选择和故障敏化中的应用.针对ISCAS89电路的实验结果显示,文中提出的技术能够适应于大电路的串扰效应分析和测试,并且具有可接受的运行时间.