基于FPGA的并行多发可编程解析器

传统的报文解析器解析的协议类型和协议层次固定,缺乏对新网络协议的支撑,限制了网络设备的可编程性。抽象出形式化的解析流程,并基于FPGA实现协议无关的可编程解析器,对新协议的支撑无需更改硬件,仅需要重新映射解析图。基于该机制,引入一系列优化技术,克服了包解析固有的串行性,节约了存储资源,为实现高速的可编程报文解析提供了有效的解决方案。基于通用多核和高性能FPGA实验平台,进行了硬件代价和性能的评估。实验结果表明,采用可编程解析器能大幅提升报文解析性能,实现了通用网络协议及潜在的网络协议快速的解析,可有效地支持快速的定制网络协议发展。     

CoFM:一种加速Middlebox应用的软硬件协同流管理机制

流管理是Middlebox实现有状态报文处理的基础,负责管理端到端通信所建立的连接及其状态。为了满足不同Middlebox对于流管理的多样化需求,流管理功能通常采用软件实现,以保证灵活性,例如Bro、mOS。但是,受限于CPU的处理性能,软件流管理的性能有限。针对现有解决方案无法兼顾性能和灵活性的缺点,提出一种软硬件协同的流管理机制——CoFM,将流管理解耦为应用无关的映射管理(即根据流标识查找连接)和应用相关的连接管理2部分,将映射管理卸载到硬件上实现,在减少软件的访存次数提升性能的同时,保持了软件连接管理的灵活性。此外,CoFM的映射管理还支持新映射的动态插入和超时映射的删除,分别用于减少软硬件交互次数和降低硬件资源开销。最后,使用Verilog语言在FPGA上实现了映射管理功能,并基于CAIDA数据集对其做了相应的性能和资源开销测试。实验结果表明,CoFM的映射管理具有50 Gbps的吞吐率和极低的处理延时(<1μs),且硬件资源开销相对较少,适合用于流管理的加速。     

RESSP:基于FPGA的可重构SDN交换结构

SDN采用转发与控制分离的架构和集中的控制管理机制,可有效满足不同网络中不同粒度的管理控制需求。当高校科研人员进行SDN的教学和创新实验时,需要一个处理过程可感且可重新编程的数据平面来支持原理展示和自主研究。然而,传统ASIC交换机的内部实现流程不透明且转发查表架构固定,软件交换机的处理性能较低,因此无法充分支持数据平面的研究。目前,通过FPGA设计可编程数据平面,为满足不同科研场景下多样化的处理需求提供了一条可行路径。但是,在基于FPGA的可重构交换机架构和设计方法方面还缺少深入研究,主要表现在难以实现基于模块细粒度的SDN处理流程重构,现有工作复用程度低,同时无法为开源的SDN数据平面设计提供技术支持。为此,提出一种基于FPGA的SDN交换平面实现结构——RESSP(FPGA-based REconfigurable SDN Swi-tching Pipeline)。RESSP将报文处理流程拆解成多个可动态加载的模块,针对交换机具体的应用场景,利用FPGA可编程特性对硬件功能模块进行增加、删除或替换,从而针对实际需求设计出相应的报文处理逻辑。此外,基于RESSP实现了一个SDN交换机的原型系统MiniSwitch。MiniSwitch验证了RESSP在教学科研实验中快速重构所需SDN数据平面的可行性和可扩展性。     

一种基于状态机的硬件分组处理监测技术

网络设备硬件的封闭性使科研及教学人员难以获知网络设备硬件的实现细节,网络设备硬件的科研和教学面临巨大的挑战.针对上述问题,提出了一种基于状态机的硬件分组处理监测技术PktScope,通过设计硬件分组处理状态机编码规范并制定标准的分组数据及流程上报接口,实现对硬件进行分组处理过程的实时监测,可有效应用于网络设备的科研及教学过程.基于MagicRouter的原型系统实验结果表明,PktScope技术可以有效地实现对网络流量的流级实时监测,并且具有硬件资源额外开销低的特点.