基于DDS的小数分频器的设计

基于直接数字频率合成器DDS芯片AD9850的小数分频器设计,分频系数N是可以在限定范围内自行设置的任一小数,提出了三种不同计算输入时钟频率值的方法,并给出AD9850并行连接的源代码及实现小数分频器的基本结构框图,并对三个主要模块CPLD/FPGA、DDS（AD9850）和单片机（80C51）之间的连接加以详细的说明。     

一种基于体表肌电信号通信原理的功能性电刺激系统设计

基于传感与通信原理和肌电阈值不应期算法,文中设计了一种基于对侧体表肌电信号控制的上肢功能电刺激原型系统。该系统穿戴方便,具有基本的FES功能、对侧控制FES功能以及体表电极刺激和电针刺激两种输出接口。通过对探测端自主肌电脉冲序列利用阈值不应期算法进行解码并实时生成对应的FES刺激脉冲序列,使受刺激肢体跟随探测端肢体力量运动。文中对健康志愿者上肢腕伸动作进行了力量跟踪实验,测试结果显示,探测端腕关节力矩曲线与刺激端腕关节力矩曲线的相关系数为r=0.925 4,均方根误差RMSE=0.184 3。实验结果显示,该系统能够使志愿者刺激侧腕伸肌较好的跟踪探测端肌肉发力情况,完成腕伸运动功能重建。该原型系统对于偏瘫上肢康复训练具有重要的临床意义。     

基于0.18 um CMOS工艺的100G以太网物理编码子层发送芯片的设计实现

本文介绍了一个以太网物理编码子层(PCS)发送电路。该电路基于IEEEP802.3ba和IEEEP802.3bm/D1.1标准,电气接口为4?25Gb/s,采用半定制设计方法设计。该发送端PCS电路主要由64B/66B编码器,扰码器,多通道分发模块和66:8变速箱等四个模块组成。电路采用流水线设计并进行了优化,从而大大提高了电路的运行速度。还采用并行扰码及逻辑优化技术以提高电路的性能。此外,设计变速箱电路时,采用了一种与相位无关的结构,确保了电路在高速下运行的稳定和可靠性。该PCS层发送电路采用0.18?m CMOS工艺实现,并提交流片,芯片面积为1.7′1.7=2.89mm2,1.8V电源供电时的功耗为284mW。后仿真结果表明电路功能正确,满足100Gb/s的速率要求。     

基于CPLD多功能数字钟的优化设计

针对CPLD设计优化的问题,研究了如何在系统级及模块级对电路进行优化。通过系统级采用精简输入输出电路结构和模块级采用资源共享,逻辑优化等方法在CPLD芯片EPM7128SLC84-15上实现一个带有清零和校时的数字钟。综合之后,使用了112个LC,占总资源的87%,硬件电路运行稳定准确。     

基于PYNQ-Z2人工智能开发平台的人脸追踪检测系统设计

文章提出一种基于赛灵思嵌入式人工智能FPGA开发平台PYNQ-Z2的人脸追踪检测原型系统。通过搭建Linux环境并运行Jupyter Notebook交互式在线编译器,调用IPython内核和PYNQ的硬件库,导入OpenCV库编写并且编译执行Python程序,可实现在线控制PYNQ-Z2来获得视频流输入并对视频数据进行传输和处理,从而实现人脸图像的分析与检测。本设计利用了PYNQ-Z2的可编程系统(PS)和可编程逻辑(PL)的交互式数据传输处理,尽可能的发挥ARM和FPGA的优势,从而实时的进行人脸检测。     

含有运算放大器网络的分析方法

介绍了含有运算放大器网络的两种分析方法——节点法和约束网络法，着重讨论了各种方法的基本原理、应用方法和特点，并且进行了举例说明。     

HP-UX平台上GCC的安装与启用

针对系统盘不带GNu工具的HP-UX工作站，提供了一种在HP-UX工作站上安装从网上下载的一种已预编译成二进制代码的GCC软件包的方法，并且提供了测试、启用和删除已成功安装在此操作系统中的GCC软件包的方法。     

一种高灵敏度的开关型CMOS霍尔磁场传感器

介绍了一种基于CSMC 0.5μm CMOS工艺设计的高灵敏度集成开关型霍尔传感器.该传感器包括一个十字型霍尔器件和一个采用动态失调相消技术的信号调理电路.通过优化霍尔器件的结构和采用一种新型的信号调理电路,使霍尔传感器得到很高的灵敏度.TCAD器件仿真和Cadence电路仿真表明:在3V的工作电压下,该传感器能检测最小2mT的磁场,输出标准的数字信号,并能消除霍尔器件内部高达6mV以上的失调电压.     

基于AD9850的倍频器设计

介绍基于直接数字频率合成器（DDS）AD9850的倍频器设计，倍频倍数N可以在限定范围内自行设置。系统主要模块CPLD/FPGA、DDS（AD9850）和单片机（80C51）之间可以并行通信，具有编程控制简便、接口简单、成本低、易于实现系统小型化等优点。在定时、算法精确的前提下，倍频后的波形平均精度达到10^-3。     

应用于100GE高速变速箱设计方法及时序分析

该文介绍了 4 种变速箱设计方法，并对它们进行时序分析。通过对比单元数量(面积)、功耗、速度及稳定性，选择了一种基于轮循存储方式的变速箱应用到 100GE 物理编码子层电路中。该变速箱可以在一段时间范围内开始输出，克服了输入输出时钟相位差的影响，提高了电路的速度和稳定性。经过结构优化及流水线结构设计，该变速箱的时钟速度超过 700 MHz。另外，采用 0.18 μm互补金属氧化物半导体工艺对物理编码子层电路进行流片，测试结果表明该电路能够以 100 Gb/s 速率稳定工作，进一步证明了变速箱设计的正确性。