三维片上网络拓扑结构研究综述

三维片上网络(three-dimensional network on chip,3D No C)是在三维集成电路(three-dimensional integrated circuit,3D IC)、片上系统(system on chip,So C)和二维片上网络(two-dimensional network on chip,2D No C)的基础上发展起来的,主要解决高集成度芯片通信瓶颈等问题,已引起国内外学术界和产业界的高度重视。3D No C拓扑结构体现了通信节点在芯片中的布局与连接,对三维芯片性能起决定性作用。简介了2D No C、2D No C到3D No C的演变、3D No C的优点与存在的问题以及3D No C解决的关键技术问题,分析了3D No C总体发展状况。三维拓扑结构是3D No C设计中的关键问题之一,重点研究了3D No C拓扑结构的分类方法,从通信角度将3D No C拓扑结构分成9大类,分类论述了3D No C拓扑结构,并分析比较了现有63种拓扑结构各自的特点,最后指出了3D No C拓扑结构的未来研究方向。  

一种用声表面波延迟线实现的时分复用新技术

本文简介瞬态信号测量中，利用声表面波（ＳＡＷ）延迟线采用延时排队方案实现的一种新颖时分复用技术。ＳＡＷ延迟线相当于动态存贮器，同时出现的多个信号经过不　同延时合成为串行的群信号，从而实现时分多路复用。  

利用单片EPROM实现全数字相关技术

本文介绍了一种全新的数字相关器：即用ＥＰＲＯＭ实现数字相关的新方法，该相关器的主要特点是能对１６位以下的帧同步码组与副帧同步码组（是帧同步码组的反码）同时进行相关检测，并从不同的数据线上将检出信号以特征值形式输出，从而替代了专用相关检测芯片ＴＤＣ１０２３，使得费用大大降低，具有很强的实用价值。  

利用单片EPROM实现全数字相关技术

本文介绍了一种全新的数字相关器：即用ＥＰＲＯＭ实现数字相关的新方法，该相关器的主要特点是能对１６位以下的帧同步码组与副帧同步码组（是帧同步码组的反码）同时进行相关检测，并从不同的数据线上将检出信号以特征值形式输出，从而替代了专用相关检测芯片ＴＤＣ１０２３，使得费用大大降低，具有很强的实用价值。  

一种改进的基于粒子群的三维片上网络优化布局算法

提出了一种改进的基于粒子群算法的优化布局算法(Improved Particle Swarm Optimization,IPSO)来替换原有的基于模拟退火(Simulated Annealing,SA)算法的优化布局算法,使其更加适用于大型三维片上网络的仿真。通过比较这两种算法的基本思想,给出了这两种算法的实现步骤并详细介绍了IPSO算法的改进思路。最后利用一款现有的三维片上网络仿真器进行了仿真验证。结果表明,提出的IPSO算法比原来的SA算法更适用于大型三维片上网络的仿真。