VLSI并行测试生成系统的一种动态层次框架

随着VLSI技术的发展和计算机性能的提高,并行测试生成系统不仅必需而且可行,本文在总结已有并行技术的基础上,提出了并行测试生成系统的一种动态层次框架,并给出了一种实现方案。     

长临界组合通路的重构算法

讨论了组合电路中长临界组合通路的重构变换算法,并证明了该算法的正确性及时地优化的有效性。     

一个基于故障敏化模式分解的并行ATPG算法SPPTG

提出了一个基于故障敏化模式分解的搜索空间并行ATPG算法SPPTG。它与现有的基于PODEM算法的搜索空间并行ATPG算法的显著不同是可对搜索空间进行静态划分。SPPTG已用C语言在SUN工作站上实现 ,并已集成到并行测试生成原型系统P -ATGTA中。实验结果表明 ,SPPTG既可通过扩大搜索空间办法提高单机ATPG的故障覆盖率 ,又可在较短的时间内遍历单机需要搜索的空间 ,获得较高的加速比。     

对并行测试生成理论的一点综述

综述了并行自动测试生成(ATPG)理论的发展概况,并对发展前景提出了几点看法.文章特别强调:研究一种能把被测电路实质性划小的方法是进一步提高并行ATPG效率的关键所在.     

“G-F”二值算法处理多故障

本文,分析并证明了产生多故障测试的布尔差分多项式存在着的问题.先参看[2]中第一部分“电路“G—F”二值描述”有助于理解本文。 1.“G-F”二值公式及有关定理. 令电路的功能表达式(积之和形式)是F(x)=F(x_1,x_2,…,x_n),其补函数是     

功能块级大型数字电路测试生成的G-F二值算法

本算法根据故障的可检测性导出了电路引线的“G-F”二值描述和“G-F”二值基本运算公式,根据这一公式分别求故障块和敏化块的测试码和敏化条件。为了快速回推(解方程),用故障路标、值区、隐含以及布尔代数运算等措施,效果显著。 由于在时序电路中引入时间参数t和脉冲变量cp,统一了组合电路和时序电路的处理。 本算法已在50万次/秒的计算机上编制了程序,处理了超过4000个门的大型时序电路。故障覆盖率平均达98％,90％的故障定位到一块组件,本文最后给出了几种插件的实测结果。     

ASIC测试生成和可测性分析系统ATGTA

本文介绍了一个面向非扫描设计的实用的ASIC测试生成和可测性分析系统—ATG－TA.它采用功能块组同步时序电路模型和功能块引腿固定故障模型．可接收四种常用语言描述的电路网表．用FDCM方法引导测试生成过程，用DRFM方法识别组合冗余故障，通过测度分析与规则判定相结合识别时序电路中的不可测故障．用G－F二值算法按有限回溯测试模式产生方法推导测试向量．反向追踪时，采用宽度和深度动态交替代先策略．ATGTA已实际用于四万门以内的非扫描单双向ASIC芯片，效果良好．     

同步时序电路故障模拟加速方法研究与实现

本文对时序电路故障模拟的一些加速技术进行了探讨,提出并实现了一个功能块级的基于测试码并行的同步时序电路故障模拟方法,对部分ISCAS89 Benchmark电路的模拟结果表明,该故障模拟方法有较好的性能.     

基于扇出源的同步时序电路故障并行故障模拟器

从工程应用的角度出发 ,同步时序电路故障模拟采用单测试码故障并行的模拟结果更能反映实际情况 .因此 ,尽管已有的研究表明采用测试码并行的故障模拟器的速度更快 ,但研究快速的故障并行的同步时序电路故障模拟器仍然非常必要 .基于扇出源的同步时序电路故障并行故障模拟器结合了扩展的扇出源故障模拟方法和临界路径追踪算法 .对 ISCAS89部分电路的实验结果表明 ,该模拟器性能良好     

四值代价分析方法及其应用

现有的代价分析方法都是二值的,无力予报电路中的不可检测的故障。本文由于引进了故障电路代价FC 这个新概念,变二值代价分析为四值代价分析,并用GC 和FC 对电路中引线的可控制性和可观测性作了重新定义,因而能在求测试之前即识别出电路中与予置有关的那部分不可检测的故障。本方法是在文献[1]的基础上提出的,适用于“G-F”二值算法[2],文献[1]适用于D 算法。本方法从“G-F”二值算法的特点出发,把包括文献[1]在内的一般方法所称的引线x_i 置1(0)二个代价叫做正常电路中引线x_i 置1(0)代价GCx_i(x_i),又另外引进故障电路中x_i 置1(0)代价FCx_i(x_i)二个新值。x_i的四种代价值的计算服从统一的计算公式,仅初始条件和约束条件有所不同,程序实现简便。本方法定义GCx_i 和GC(?)_i 为正常电路中引线x_i 的可控制性;FCx_i和FC(?)_i 为故障电路中引线x_i 的可控制性,GCx_i+FC(?)_i 和GC(?)_i+FCx_i 为故障线A 在x_i 处的可观测性。实践证明,在测试生成过程中,本方法不仅能引导程序自动选择低代价的较易成功的故障敏化模式和引线置值模式,而且能在求测试之前即发现那些没有予置序列的时序电路和那些将使予置失败的不可检测的故障。本方法已在一种大型时序电路的测试生成中用程序实现,取得了提高故障复盖率1%前提下,提高速度一个数量级的良好应用效果。