一种基于深度森林的恶意代码分类方法

针对当前恶意代码静态分析方法精度不足的问题，将恶意代码映射为无压缩的灰度图像，然后根据图像变换方法将图像变换为恒定大小的图像，使用方向梯度直方图提取图像的特征，最后提出一种基于深度森林的恶意代码分类方法.实验中选择不同家族的多个恶意代码样本进行分类，验证了该方法的有效性，并且实验结果优于近期提出的SPAM-GIST方法.     

基于自适应小波神经网络实现鱼雷超声引信信号消噪

将小波理论和人工神经网络技术同时引入鱼雷超声引信目标信号处理中,抑制信号噪声,并给出了自适应小波神经网络的构造方法.采用正交的Daubechies小波系作为小波元,并对尺度参数进行优化选取,以实现更好的拟合信号.仿真结果表明,该自适应小波神经网络对引信目标信号的处理具有消噪效果好,失真小的特点,有利于防止出现误判和漏判目标的现象.     

弹用捷联式惯性导航系统数值仿真

以某导弹规划航迹为对象,对捷联式惯性导航系统进行了数值仿真.通过规划航迹数据提取出弹体的比力和角速度信息,输入至惯性测量器件模型,以其输出激励导航计算模块,得到弹体的位置、速度、姿态角误差等导航数据,将其与规划航迹中相应的数据对比得到计算误差.同时由捷联式惯性导航系统的误差方程建立SIMULINK模型,给出了模型的仿真结果.对比计算误差与模型仿真结果,验证了捷联式惯导系统数值仿真的正确和有效性.     

一种高效去块滤波结构设计与VLSI实现

提出一种用于H.264/AVC环路去块效应滤波器设计的VLSI实现结构.通过采用流水数据通路设计提高了去块效应滤波处理的速度.重新组织了滤波顺序以适应流水处理的需要.通过合理设计缓冲机制,在增加少量片内RAM的情况下,提高了外部存储器的吞吐效率和系统的处理性能.试验结果表明,相对已有的实现结构,提出的结构以较少的资源消耗实现了200 MHz的处理速度,可满足4路分辨率为1 280×720的实时视频处理.     

基于全零模块检测的H.264/AVC快速帧内模式选择算法*

H.264/AVC采用多方向、多划分的帧内预测模式,与其他视频编码标准相比具有更高的编码效率,但同时也使计算复杂度明显提升。通过分析各编码模式的特点和最佳模式分布规律,提出了基于全零模块检测的快速帧内模式选择算法,略过不可能进一步降低率失真代价的帧内预测模式,以降低编码过程的计算复杂度。实验结果表明,在保证编码性能的前提下,可以有效地降低H.264/AVC的计算复杂度。     

基于H.264/AVC的1/4像素点快速分级搜索算法

视频编码标准H.264/AVC的运动估计模块是由整数像素和小数像素两部分组成,小数像素精度的运动估计可以更有效地减少预测残差,提高图像质量。文章根据在小数像素搜索窗中误差分布曲面的单峰分布特点,提出了一种1/4像素快速分级搜索算法,分别在水平方向和垂直方向用抛物线模型来近似误差曲面剖线,通过求解抛物线方程来确定半像素最优匹配点的位置,并根据搜索窗中心点、水平方向和垂直方向半像素最优匹配点的大小关系来决定1/4像素的搜索范围,只需搜索五个像素点就可找到最佳1/4像素最优匹配点。实验结果表明,与传统小数像素搜索算法相比,文中算法在保证编码性能的前提下,可以降低H.264/AVC运动估计过程中64.82%的计算复杂度,从而提高编码的速度。     

基于MSP430的WDF设计与实现

DTMF信号被广泛的应用在交互式控制中,如语言菜单、语言邮件、电话银行和ATM终端等。对于DTMF信号的产生、识别,普通的设计方案一般都采用专用的数字编解码芯片,成本高,体积大。本文论述在FLASH型超低功耗16位单片机MSP430中实现一类FIR滤波器WDF(wave digital filters),借助WDF滤波器良好的动态特性,使得MSP430的用户可以良好的解决DTMF编解码一类的应用问题。     

基于游标原理的三相逆变器算法研究

利用游标卡尺的工作原理将多个开关频率不同的逆变器串联,在每个逆变器开关频率不高的情况下得到高精度的输出波形,有效地降低了开关损耗、提高逆变器效率并延长了开关器件的寿命。最后,用仿真技术将游标原理逆变器与传统逆变器相比较：游标逆变器在开关频率仅为传统逆变器开关频率1／4的情况下输出与传统逆变器相同分辨率的电压。     

SRAM型FPGA单粒子辐照试验系统技术研究

单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转（SEU）、单粒子闩锁（SEL）和单粒子功能中断（SEFI）等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。     

泰勒级数的DDS设计与FPGA实现

为了提高直接数字频率合成输出信号的动态范围,提出了一种在不增加直接数字频率合成中的累加器的位数的基础上,利用泰勒级数法较少数字频率合成的相位抖动的方法。并且对一个具有32位累加器的直接数字频率合成,输出一定频率范围的信号进行了仿真。仿真结果表明,基于泰勒级数的直接数字频率合成具有较好的动态范围,比一般的方法提高了12 dB。该方法对直接数字频率合成设计者有着重要的参考价值。