基于千兆以太网的高速数据传输系统设计

介绍了千兆以太网接口以及TCP/IP协议,提出了几种设计方案,讲述了一种使用FPGA和MAC软核建立千兆以太网的方法。实验证明,这种方法稳定性好、传输带宽高、额外成本低,适用于大多数高速数据传输系统,是一种成本低、性能优越、可靠性高的高速数据传输系统设计方案。     

钛微合金化X70管线钢动态CCT曲线研究

结合CSP短流程Ti微合金化X70管线钢的开发,用Gleeble-1500热模拟实验机测定了钛微合金化X70管线钢在不同冷却速度下的动态CCT曲线,分析和观察了对应的相变和组织.实验结果表明,钛微合金化X70管线钢控冷工艺对其组织有较大影响.钛微合金化X70管线钢中针状铁素体的比例随热变形后冷却速度的提高而增加,但冷却速度达到10℃/s以后,该比例变化不大.为了得到具有优良综合性能的X70管线钢,即得到以细小均匀的针状铁素体为主的理想组织,应将冷却速度控制在10℃/s左右.     

拖拉机制造行业工位器具的设计应用

由于拖拉机制造行业的工位器具的国家及行业的相应设计标准尚未设立,造成各配套企业之间使用工位器具未能实现专业化、通用化、模块化,因此,在物流及人工成本方面造成极大浪费.本文以拖拉机制造行业工位器具的设计应用为例,介绍了拖拉机制造行业工位器具设计方法及基本原则.     

自适应门限子波消噪的专用芯片研究

本文从子波变换与完全重构FIR滤波器组的特定关系出发,将输入数据按一定规律重新排列之后实时地将数据分解到不同的尺度空间,然后经过正交子波基的Donoho非线性软门限消处理。同时,推导出信号休止期内的相对实时自适应噪声方差处。在此子波消噪专用芯片的研究过程中,利用可编程逻辑器件CPLD进行了时序仿真和验证,为超大规模子波芯片设计及实时应用提供一个良好的工作基础。     

二维几种常见阵型阵列的阻塞矩阵构建

针对二维不同阵型,研究其二维阻塞矩阵的建立方法。阻塞矩阵因其常用于抑制干扰以及在GSC阵列中阻塞期望信号,因而在阵列信号处理中得到广泛应用。常用的是二项式对消方法,该方法简单有效且具有运算量小的特点。目前,通过二项式对消来构造阻塞矩阵的方法主要集中在一维线阵,涉及二维以及其它阵型的较少。为此,文中将基于二维具有代表性的阵型做了研究,并推导出具有凡导向矢量首项为1的阵型阻塞矩阵构造方法--一字阶梯累积法。仿真验证了该方法的简单有效。     

高速大容量固态存储系统的设计

大容量存储系统是高速数据采集和其他应用中非常重要的一个组成部分，主要包括存储器控制和数据存储。本文通过使用FPGA(现场可编程门阵列)成功地实现了数据采集过程中相对低速的Flash存储器对高速和超高速实时数据的存储。FPGA既可作为高速输入数据传输到Flash中间的缓存，又可实现对存储器的读写、擦除等操作时序的控制。该设计已在应用电路中得到了验证。文章最后给出了所测电路板在逻辑分析仪上观察的数据和仿真的部分结果。     

一种MTD的优化设计及实际应用

根据某型雷达的具体情况，MTD的滤波器组采用了切比雪夫加权设计方法，对相关的信号处理方法如恒虚警检测等关键问题作了讨论。测试结果表明，该MTD系统对地杂波的抑制比大于55dB，对动杂波的抑制比大于45dB，能够达到较好的动目标检测效果。     

东深供水改造工程2600HTEXJ泵组安装新方法探讨

1工程简介东深供水工程是向香港、深圳市以及工程沿线东莞城镇提供饮用水源、农田灌溉用水的跨流域大型调水工程.其改造工程中金湖、旗岭泵站的水泵采用了沈阳水泵厂生产由奥地利安德里兹公司提供技术及部分关键部件的2600HTEXJ型水泵.该水泵为目前世界最大的全调节抽芯式混流泵.电机为上海电机厂生产的YLK(TLK)5000-24型电动机.2泵组结构特点水泵从结构上可分为:基础框架、外筒体、内筒体、转动部分和叶片调节机构五大部分.整个泵组的重量通过设于电机层的基础框架传递到混凝土.水泵吸入端设有呈120°分布的3个十字头支撑以固定水泵下…     

基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中，通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中，要进行数字正交采样和脉冲压缩器的设计，要求滤波器速率高，阶数大，运算量非常大。若使用DSP芯片则需多片处理完成，使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想，实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量，可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化，进行了实验验证，最后给出了结果比较和分析，证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。