CMOS工艺实现的高性能串联耦合正交振荡器

本文提出了一个高性能的正交振荡器。该振荡器采用具有顶层厚金属的SMIC CMOS 0.18um工艺实现。采用cascode串联耦合来产生正交信号。对NMOS差分对管引入源级退化电容来抑制其1/f噪声转化为振荡器的近端相位噪声。并最终采用专用的低噪声,高电源抑制能力的LDO来供电。正交振荡器测试显示4.78GHz信号输出时1MHz频偏处相位噪声－123.3dBc/Hz.频率范围为4.09GHz到4.87GHz,17.5%的调谐范围。调谐增益在44.5MHz/V至66.7MHz/V之间。核心芯片面积不包含pad和ESD保护电路的为0.41mm2。     

UWB定位系统FPGA基带处理设计

基于到达时间差(TDOA)算法,设计了一个脉冲超宽带(IR-UWB)室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲,进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器(DCM)的相移器功能模块(PS)构成延迟锁相环(DLL),测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40cm,达到设计要求。     

一种UWB的MAC缓存设计

实现了一个脉冲超宽带、高速、短距离无线通信组网工程的MAC缓存设计,使用片外SDRAM与MAC芯片电路中优先级最高的FIFO进行数据交互,并在SMIC 0.18μm CMOS工艺下进行了流片。测试结果证明其在125MHz下能正常工作。     

辐射标定6S算法的DSP系统实现

针对辐射标定6S(Second Simulation of the Satellite Signal in the Solar Spectrum)算法的若干特征，为保护知识产权，适应野外操作的要求，提出了一种采用由DSP+CPLD+ USB组成的在硬件系统上实现的方案，介绍了该系统的设计方案和软硬件设计过程。野外调试实验结果表明该系统实现6S算法准确可靠。     

基于ADV202的实时窄信道视频压缩及解压缩系统设计

为了满足视频传输的高实时性和无线信道的窄信道要求,设计了一种基于JPEG2000的视频压缩及解压缩系统。通过专用芯片ADV202实现JPEG2000压缩方式,其优点是在窄信道下具有高实时性。使用FPGA实现跳像素并通过配置ADV202寄存器实现跳场减少数据,满足了窄信道下实现较低压缩率压缩视频图像的要求,提高了视频图像还原质量。     

一种新型超宽带单极子缝隙天线设计与仿真

提出了一种新型超宽带单极子缝隙天线,该天线包含一个类似于单极子天线的缝隙和叉状共面波导馈电结构,蚀刻在FR4-PCB板上,尺寸为26 mm×26 mm×1.4 mm。该天线采用HFSS13.0软件进行仿真,并对天线模型参数进行优化。结果表明:该天线具有良好的阻抗匹配和方向图特性,频带宽度为2.53~19.30 GHz(S11≤–10 d B),相对带宽达到154%,满足超宽带天线要求。     

An energy detection receiver for non-coherent IR-UWB

A non-coherent receiver for impulse radio ultra-wide band(IR-UWB)is presented.The proposed receiver front-end consists of a high gain LNA,a high frequency detector and an intermediate frequency(IF)amplifier to amplify the recovered signal and drive an external test instrument.To meet the requirements of high gain and a low noise figure(NF)under moderate power consumption for the LNA,capacitor cross coupled(CCC)and current reuse techniques were adopted.The detector consists of a squarer and an integrator.The overall circuit consumes 41.2mA current with a supply voltage of 1.8 V at a 400 MHz pulse rate.The resulting energy efficiency is 0.19 nJ/pulse.A chip prototype is implemented in 0.18-μm CMOS.The die area is 2.1×1.4 mm~2 and the active area is 1.7×0.98 mm~2.     

一种低功耗OOK调制超宽带发射机的实现

设计了一种低功耗OOK调制方式的脉冲超宽带发射机。该发射机的中心频率和脉冲宽度可调;优化了偏置电路,使环形振荡器不易受工艺和温度的影响;在传输数据的间隔,关断相应电路,以实现低功耗。基于TSMC 0.13μm CMOS工艺,对电路进行仿真。结果显示,发射机可以实现1~40Mb/s的数据传输速率,脉冲宽度为1ns,中心频率为4GHz,输出脉冲峰峰值为550mV,功率谱密度符合FCC频谱规范,在10Mb/s数据传输速率下,功耗为320μW。     

保护环版图结构对ESD防护器件耐压能力的影响

基于华润上华0.5 μm双极-CMOS-DMOS (BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力.以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构.通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力.仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36％,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法.     

一种新型低功耗CMOS压控振荡器采用电感偏置实现高性能的FoM

A novel voltage-controlled oscillator(VCO) topology with low voltage and low power is presented. It employed the inductive-biasing to build a feedback path between the tank and the MOS gate to enhance the voltage gain from output nodes of the tank to the gate node of the cross-coupled transistor. Theoretical analysis using timevarying phase noise theory derives closed-form symbolic formulas for the 1/f~2 phase noise region, showing that this feedback path could improve the phase noise performance. The proposed VCO is fabricated in TSMC 0.13 m CMOS technology. Working under a 0.3 V supply voltage with 1.2 m W power consumption, the measured phase noise of the VCO is –119.4 d Bc/Hz at 1 MHz offset frequency from the carrier of 4.92 GHz, resulting in an Fo M of 192.5 d Bc/Hz.