首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   105篇
  完全免费   35篇
  自动化技术   140篇
  2013年   3篇
  2012年   8篇
  2011年   25篇
  2010年   12篇
  2009年   22篇
  2008年   32篇
  2007年   30篇
  2006年   8篇
排序方式: 共有140条查询结果,搜索用时 78 毫秒
1.
龙芯2号处理器设计和性能分析   总被引:19,自引:4,他引:15  
介绍龙芯2号处理器设计及其性能测试结果.龙芯2号采用四发射超标量超流水结构。片内一级指令和数据高速缓存各64KB,片外二级高速缓存最多可达8MB.为了充分发挥流水线的效率,龙芯2号实现了先进的转移猜测、寄存器重命名、动态调度等乱序执行技术以及非阻塞的Cache访问和load Speculation等动态存储访问机制.龙芯2号处理器采用0.18gm的CMOS工艺实现,在正常电压下的最高工作频率为500MHz,500MHz时的实测功耗为3~5W.龙芯2号单精度峰值浮点运算速度为20亿a/秒,双精度浮点运算速度为10亿a/秒,SPECCPU2000的实测性能是龙芯1号的8~10倍,综合性能已经达到PentiumⅢ的水平.目前芯片样机能流畅运行完整的64位中文Linux操作系统,全功能的Mozilla浏览器、多媒体播放器和OpenOffice办公套件,可以满足绝大多数桌面应用的要求.  相似文献
2.
龙芯2号微处理器的功能验证   总被引:12,自引:0,他引:12  
开发龙芯2号这样的高性能通用处理器是一项极其复杂的艰巨任务.龙芯2号处理器的设计规模和复杂度比龙芯1号增加了许多倍,如何保证设计的正确性是一个重大挑战.简单的系统级测试已经不能满足设计的需要,这就要求采用多种有效的、先进的验证方法和工具帮助设计者尽可能早的发现和改正设计错误.主要介绍了在龙芯2号处理器的设计开发过程中采用的功能验证流程和主要验证方法.模拟仿真是主要的验证手段,新的形式化验证方法也应用到了验证流程当中.  相似文献
3.
无线传感器网络时间同步协议的改进策略   总被引:7,自引:0,他引:7  
鉴于NTP和无线传感器网络时间同步协议的相似性,提出把NTP中的时间过滤、时间选择和时间组合算法简化后应用于无线传感器网络时间同步协议中以提高同步精度的策略.作为例证,将时间组合算法简化后引入BTS协议中.模拟的结果表明:在由81个Mica2节点组成的8跳网络内,除抗拒节点的同步误差保持不变外,其余节点的同步误差减小至改进前的67.70%~91.58%;具有相同跳距的节点的平均同步误差随跳距的增加率由19.8减小至15.5μs/跳;同时没有额外的报文开销.理论分析表明:同步精度的提高得益于应用时间组合算法所导致的节点时间偏移量均方差的减小.  相似文献
4.
基于SimpleScalar的龙芯CPU模拟器Sim-Godson   总被引:5,自引:1,他引:4  
现代高性能通用处理器的设计越来越复杂,模拟器在处理器设计中所起的作用越来越大.龙芯2号是中国科学院计算技术研究所研制的高性能通用处理器.最早开发的龙芯2号的模拟器ICT-Godson是信号级模拟器,它模拟了处理器的所有细节,十分准确,但速度和灵活性有较大限制.文章基于SimpleScalar工具集,设计并实现了龙芯2号的模拟器Sim-Godson.Sim-Godson具有高速度和高灵活性的优点,且准确性也很高.在3.0GHz的Pentium4微机上,Sim-Godson速度约为500K指令/s.大部份测试程序在Sim-Godson上的IPC(Instruction Per Cycle)与ICT-Godson相差不到5%,达到了很高的准确性.Sim-Godson在龙芯2号的性能分析工作中发挥了重要作用.  相似文献
5.
众核体系结构对Cilk语言的硬件支持及评测研究   总被引:4,自引:0,他引:4  
如何编程众核体系结构是当前一个亟待解决的问题.研究可扩展的硬件机制支持Cilk编程模型的目的是在良好的编程性和可扩展硬件实现之间达到平衡.Cilk语言是C的精简扩展,程序员编写Cilk程序时和串行编程近似,且不需关心调度、负载均衡和局部性等系统底层相关的问题.文中以域一致性存储模型为基础,主要工作包括两方面:首先针对域一致性模型编程性不好的缺点提出一种以数据为中心维护高速缓存一致性的方法;其次提出实现DAG Consistency的缓存一致性协议,并在此基础上支持Cilk编程模型.实验结果表明,当处理器核数目较少(<16)时所有测试程序都能获得比较好的性能加速,并且指出了众核情况下(>16)难以获得理想加速效果的两个根本原因:静态路由导致片上网络带宽利用不均衡以及有限的访存带宽.  相似文献
6.
无线传感器网络时间同步新技术   总被引:4,自引:0,他引:4  
时间同步是无线传感器网络的基本中间件之一.最近,许多基于时间信息交换的时间同步协议已被提出.然而,在大规模无线传感器网络中,同步误差随跳距的累积问题和可扩展性需求是传统的时间同步技术面临的主要挑战.为了应对这两个挑战,无线传感器网络的研究者们开始关注古老的萤火虫同步技术和最近才被提出的协作同步技术.直到最近,尤其是在Strogatz和Mirollo模型被提出以后,古老的萤火虫同步技术才在单跳网络内取得了突破性进展.而在多跳网络中,虽然已有大量的实验和仿真,但其收敛性仍有待从理论上进行研究.基于新颖的空间平均而非传统的时间平均的思想,协作同步技术为无线传感器网络时间同步提供了另外一个新的解决方案,尽管目前对其的研究仍停留于仿真阶段.介绍了萤火虫同步技术和协作同步技术的基本思想和目前在无线传感器网络中的研究及应用现状,并探讨了未来可能的研究方向.  相似文献
7.
激进域敏感基于合并的指针分析   总被引:4,自引:1,他引:3  
指针分析是静态程序分析的基础,指针分析的精度直接影响后续的程序分析和优化.域敏感性用来描述指针分析是否需要区分结构体对象的不同域成员.文中提出一种激进的基于合并的域敏感指针分析方法,利用目标机器模型中的数据布局信息进行高层分析,使用基地址和偏移的组合来激进地表示一个结构体域成员以能更精确地区分结构体的不同域成员.文中还对原有类型推导规则做了重要改进,尽量避免在合并类型变量时造成的精度损失.为了保证新类型推导规则的正确性,方法将所有的结构体赋值操作转换成对每个结构体成员的赋值操作.大量实验数据表明,该方法分析精度显著高于以往方法而运行开销几乎相当.该方法还将域成员的激进表示集成至编译器的中间表示中以获得可移植性.  相似文献
8.
针对子程序结构的线程级推测并行性分析   总被引:3,自引:0,他引:3  
线程级推测技术为开发更多的线程级并行性,充分利用多核加速传统上难以手工或自动并行化的串行程序提供可行的技术途径.然而,这种技术的性能严重地依赖于线程划分方案.有研究表明,仅推测执行循环所产生的并行性是不够的.但推测执行子程序结构比循环结构要难.本文提出寻找适于推测并行执行的子程序结构的基本判定依据;通过运行由Simplescalar工具集改造得到的动态剖析工具ProRV、ProFun和SPEC CPU2000基准测试程序,我们对子程序结构线程化推测执行的适合性进行详细分析,给出具有指导意义的实验分析方法和实验数据.我们发现:①无返回值的子程序结构占据程序整体执行时间的大约40%;返回稀疏整型的子程序结构占据了程序整体执行时间的大约10%,对其返回值的预测成功率在70%左右.对于其他返回值类型的子程序结构,由于对其返回值的预测成功率过低,我们认为不适合作为线程划分的对象.②简单的last-value的值预测方案对于返回值的预测是简单而且足够有效的.③访存数据依赖普遍存在于子程序与其后继代码之间,显式同步机制对于针对子程序结构的线程级推测是必要的.  相似文献
9.
VLSI晶体管级时延模拟方法   总被引:2,自引:0,他引:2  
提出了一种新的晶体管级时延模拟方法,为了保证模拟的精度,综合考虑了存在于短沟道晶体管中的短路电流、输入/输出耦合电容和载流子速度饱和等效应对MOSFET晶体管沟道电流的影响,针对经典的ALPHA沟道电流分析模型(Alpha-Power-Law)进行了改良,以达到精确计算沟道电流的目的.该方法通过改良的节点分析方程(MNA)计算逻辑门的输出波形,以获得逻辑门的时间延迟和跳变时间.所开发的晶体管级时延模拟器性能优越,当逻辑门中某一晶体管的一个参数(如沟道长度、宽度或阈值电压%0)改变后,模拟器可以快速地计算出新的逻辑门输出波形.基于BSIM370nm工艺模型,采用HSPICE软件的模拟结果来验证该方法的效率与精确性.实验结果表明:该方法模拟效率高,模拟一个逻辑门平均仅需1.0ms;模拟精度高,在所有测试电路时延模拟结果中,最大误差仅为5.04%,平均误差为2.68%.  相似文献
10.
面向最大串扰噪声的测试生成方法   总被引:2,自引:2,他引:0  
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路的影响越来越大,并可能使得电路在运行时失效.为此提出一种面向受害线上最大串扰噪声的测试生成方法,该方法基于多串扰脉冲故障模型,能够有效地模型化故障并生成合适的向量.为了能够激活尽可能多的侵略线以造成受害线上的最大脉冲噪声,首先将测试生成问题转化为一个加权的最大可满足问题,再使用解题器求解,以得到测试向量;此外,将子通路约束加入到可满足问题的描述之中,以保证所有被激活的侵略线能够同时跳变.针对ISCAS89电路的实验结果显示,文中方法适用于较大规模电路的串扰噪声测试,并且具有可接受的运行时间.  相似文献
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号