用于预防硬件木马植入的协同自测功耗检测方法

针对现有内建自认证方法中核心占用率较高时存在冗余门的问题,提出了一种用于预防硬件木马植入的协同自测功耗检测方法。首先选择功能标准单元填满未使用的区域,接着采用路径规划算法对自测电路的标准单元进行分配优化,构建无冗余门的自测电路,然后将剩余的标准单元构成功耗检测电路。最后,对自测电路的输出签名和功耗检测电路的功耗进行检测,判断是否存在硬件木马。实验结果表明,与现有的内建自认证方法相比,该方法应用于具有较高核心占用率的电路后,不仅没有产生冗余门电路,还能有效检测并预防硬件木马的植入。     

一种基于转换概率分析的硬件木马检测方法

提出了一种基于插入2-1 MUX的硬件木马检测方法。通过插入2-1 MUX来提高节点转换概率,以增加硬件木马的激活概率。首先计算出电路中所有节点的转换概率,然后设定转换概率阈值,筛选出低于阈值转换概率的电路节点,作为2-1 MUX的插入对象。基于ISCAS85基准电路的仿真结果表明,与现有的插入dSFF和POSC结构的方法相比,该方案具有简单的电路结构,且在几乎相同的木马激活概率情况下具有更小的功耗和面积开销。     

硬件木马技术研究综述

集成电路芯片在设计、制造及使用过程中都可能会被植入硬件木马,电子设备的安全受到极大威胁。近年来,硬件木马的设计和检测技术逐渐受到重视,已成为研究热点。首先分析了硬件木马的特性和概念,然后在介绍硬件木马主要分类方法的基础上,提出了用于评价硬件木马隐藏特性的功能分散粒度、激活概率和阈值功耗等衡量指标。探讨了几种典型硬件木马的设计思路和检测方法,分析了硬件木马检测方法存在的问题与面临的挑战,最后对硬件木马相关技术的研究与发展提出建议。     

一种木马电路的实现与特征分析

由于硬件木马等恶意电路的隐蔽性,攻击者可以利用其窃取机密信息,破坏硬件电路,造成严重的经济损失与社会危害.本文基于典型的芯片设计流程与EDA工具,首先建立硬件木马的电路模型,然后尝试在一简单ADC芯片中,利用其电路的剩余空间,设计实现了一种计数器木马电路.该木马电路的规模大约占芯片总面积的5.6%,将受污染的电路与真实电路一起用标准CMOS工艺HJ0.25μm流片,然后采用旁路功耗分析技术进行深入分析.实验数据表明,在正常工作情况下,受污染和没受污染的芯片功耗并无明显差异,而当木马触发条件满足时,受污染的芯片却成功的实现了攻击.     

基于硬件木马的AES差分故障分析

针对一般差分故障分析注入的故障不确定、可控性差等特点,提出一种新的规模小、触发率低的木马设计,利用线性反馈移位寄存器生成的最大周期序列作为激活条件,以单个异或门实施可控的故障注入,并提出相应的差分故障分析方法。以FPGA芯片上实现的AES加密电路为目标,植入木马并在第八轮行移位后的中间状态的第一位注入故障,进行差分故障攻击,实验结果表明,仅需两组正确密文与错误密文即可恢复AES的全部密钥,耗时仅5 s。     

SVM算法在硬件木马旁路分析检测中的应用

集成电路(ICs)面临着硬件木马(HTs)造成的严峻威胁。传统的旁路检测手段中黄金模型不易获得，且隐秘的木马可以利用固硬件联合操作将恶意行为隐藏在常规的芯片运行中，更难以检测。针对这种情况，该文提出利用机器学习支持向量机(SVM)算法从系统操作层次对旁路分析检测方法进行改进。使用现场可编程门阵列(FPGA)验证的实验结果表明，存在黄金模型时，有监督SVM可得到86.8%的训练及测试综合的平均检测准确率，进一步采用分组和归一化去离群点方法可将检测率提升4%。若黄金模型无法获得，则可使用半监督SVM方法进行检测，平均检测率为52.9%～79.5%。与现有同类方法相比，验证了SVM算法在指令级木马检测中的有效性，明确了分类学习条件与检测性能的关系。     

载波泄漏型硬件木马芯片设计

针对集成电路在初始设计和后续生产等环节中存在的安全隐患,设计一种泄密型硬件木马芯片,使芯片能够在进行加密的同时将密钥传送出来。研究芯片硬件木马实现的基本方法,在现有的商用FPGA平台上植入木马,通过载波的方式泄露密钥。结果表明:该设计能在使用者毫不知情的情况下,利用硬件攻击获取秘密信息。对于进一步认识芯片硬件木马攻击实现机理,警示集成电路芯片安全具有一定的作用。     

基于电磁辐射信号分析的芯片硬件木马检测

集成电路芯片在制造过程中可能被嵌入恶意硬件电路,形成硬件木马.提出一种新的利用芯片电磁旁路泄漏信息的硬件木马无损检测方法.对芯片表面进行区域划分,通过随机选优算法生成硬件木马测试向量集;利用基于负熵指标的投影寻踪技术将芯片高维旁路信号投影到低维子空间,在信息损失尽量小的前提下发现原始数据中的分布特征,从而实现芯片旁路信号特征提取与识别.针对示例性高级加密标准(AES-128)木马电路的检测实验表明,该技术可以有效分辨基准芯片与硬件木马测试芯片之间的电磁信号特征差异,实现硬件木马检测.     

可调节跳变概率硬件木马检测方法

研究了芯片设计和制造过程中的硬件木马植入方法和检测技术,考虑到现有的检测方法存在木马激活时间较长或面积开销较大的问题,提出一种可调节跳变概率的加速硬件木马检测方法。该方法根据电路拓扑结构,采用权值替换策略动态选择插入实现跳变概率调节的二路选择器的顺序,提高电路中稀有节点的跳变概率,降低木马激活时间,加速硬件木马检测,优化了面积开销。在ISCAS’89基准电路的实验结果表明,同现有的加速木马检测方法相比,本文方法的面积开销节省了44.1%～68.9%,稀有节点的平均跳变概率提高了19.0%～49.1%,且电路规模越大,效果越明显。     

针对电路关键路径的硬件木马监测与防护

随着半导体产业的快速发展，硬件木马已经对集成电路的可靠性和安全性带来了巨大的隐患。现有的研究表明，电路的关键路径易受到硬件木马的攻击。针对电路的关键路径提出了预防硬件木马插入的实时监测方案。根据电路的拓扑逻辑顺序计算电路各个路径的延时，选取电路延时最大的路径作为电路的关键路径，计算关键路径上所有节点的转换概率，优先选择关键路径上低于特定阈值的节点进行监测器设计。同只检测电路主输出的逻辑测试法相比，充分考虑了关键路径上硬件木马的激活不改变主输出的情况。实验结果表明，该方案在最多增加24.32%的面积开销下，可以有效地预防和监测硬件木马在ISCAS85电路关键路径的插入。