低功耗多线程编译优化技术

提出了在多线程体系结构中通过降低执行频率有效减小功耗的理论模型和方法.首先研究识别可降频运行的线程的计算模型和降频因子的计算,然后给出在编译过程中基于对应用程序行为的分析,结合线程划分的低功耗编译优化算法和实现策略.该模型和方法可用于具有执行频率可动态调整的多处理器类多线程体系结构,既可开发TLP(thread level parallelism),又可有效减小功率消耗.  

编译指导的多线程低功耗技术研究

多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一，提出了一个在SMT体系结构中通过动态调整CPU执行频率降低功耗的计算模型，进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间，并给出了调整频率和能量分析的计算模型以及编译实现策略，目的是在不降低或不明显降低程序执行性能的情况下，显著降低处理器的功率／能量消耗，理论上该模型也可以用于superscalar和multiprocessor体系结构。  

二进制翻译中的过程恢复技术

目前对处理器速度析追求促使体系结构不断发展，但是软件的支持却不能与其匹配，造成新体系结构推广的困难。研究、解决代码迁移问题的二进制翻译方法应运而生。文中介绍了在开发一个静态二进制翻译系统（XM翻译器）中的过程恢复技术，包括参数恢复和返回值恢复，并提出了解决返回值恢复问题的一个新的实现方法，它回避了一般方法中必须要进行数据流，控制流分析的复杂性，基于x86机器本身的调用特点以及实例的分析，是一种简单实用的实现返回值恢复的方法，经XM系统验证是行之有效的。  

有效的低功耗编译优化方法:部件使用局部化

使用软件技术优化系统能量正得到更多的关注.利用系统的动态电压缩放和功能部件关闭的功能为减少冗余能量消耗提供了优化的新途径,而编译指导的动态电压缩放(dynamic voltage scaling,简称DVS)和功能部件关闭(turning off unused system units,简称TOSU)是软件优化方法之一.DVS或TOSU涉及到很多技术细节.抽象出可以用于编译研究的分析模型,根据对模型的研究,提出了部件使用局部化的概念.部件使用局部化在存在DVS和TOSU的技术支持下,是有效的低功耗编译优化方法.  

软件流水的低功耗编译技术研究

对具有可动态独立调整运行频率/电压的多功能部件配置结构M,基于全局调度的循环依赖关系,使用ILP形式化框架,研究了对给定循环L进行动态频率/电压调整的低功耗软件流水调度的编译优化技术.提出了一种合理而有效的低功耗最优化软件流水调度方法,使其在运行时保持性能不变而消耗的功耗/能量最小.  

基于投影分层技术的嵌套循环空间局部性优化方法

从数据访问轨迹入手，探讨了利用数据变换来改善数据访问局部性的本质，提出了一种新的优化数据访问的投影分层技术以及基于它的数据变换框架．该框架主要利用投影技术来优化数据访问的空间局部性，并同时利用数据分层技术来解决因投影而带来的数据重叠问题．该数据变换框架不仅能处理仿射数组下标，而且还能处理许多非仿射的更复杂的数组下标，同时它还能简单直接地确定数据元素的最优存储布局以及优化数据访问的数据变换短阵，并能使访问间距尽量小．实验结果表明它是有效的．  

低能耗软件设计中的性能无损电压调度技术研究

合理地运用动态电压调整技术可以有效降低软件运行所需的能耗·从归纳分析电压调整特征入手,针对程序执行中存在电压调整特征差异的情况,提出了性能无损的低能耗电压调度问题·把该问题形式化为一个混合整数规划模型(MILP),提出了基于剖析结果的PGS算法和基于分析结果的ADS算法·实例分析表明所提出的方法能够有效实现性能无损的低能耗软件设计,模拟实验表明启发式算法可实现较好的近似解·  

一种基于子结构分析的基本块重排算法

基本块重排是一类通过重新排布基本块在存储中的位置,以减少转移开销和指令cache失效率的编译优化技术.介绍了一种基于子结构分析的基本块重排算法.该算法通过统计剖视信息中控制流图的边执行频率,基于处理器转移预测策略构建转移开销模型和基本块排布收益模型.算法采用局部子结构优化的策略,改善基本块在存储中的排列顺序,从而减少转移开销,并提高指令cache的使用率,改善程序的总体性能.在UniCore处理器平台上进行了实验.实验结果表明,与其他基本块重排算法相比,该基本块重排算法在更大程度上减少转移开销和指令cache失效率的同时,其时间复杂度保持为O(n×logn).  

基于多线程结构的编译优化技术

编码优化是多线程技术中的一个重要组成部分，也是目前多线程研究中比较薄弱的环节。本文讨论了初步多线程换型中相关的编译优化技术，并给出了基本的分析和比较结果  

嵌入式软硬件低功耗优化研究综述*

随着时代的进步，制约着嵌入式设备广泛应用的障碍不再是处理器的速度、芯片的工艺，而是设备功耗。如何在相同能量的供给情况下工作时间最长、完成的任务最多，或者是运行相同的程序使用较少的能量成为嵌入式领域备受关注的研究方向。从硬件级、指令级和编译过程三个层次，由各层次相应公式的各个参数展开，对国内外的功耗优化研究现状进行综述和评价，并最终结合实验室SPARC仿真项目，提出基于SPARC仿真功耗优化研究的三个方向。