基于ARM的浮点数转换成整数的改进算法

研究了基于IEEE754标准的浮点数的存储格式，提出了一种基于ARM7的改进的浮点数转换成整型数的算法。分析了C／C＋＋中的强制类型转换和改进浮点数转换成整数的算法，比较了两种算法的优缺点。并把改进算法移植到嵌入式平台ARM上。     

基于VHDL实现单精度浮点数的加／减法运算

研究了单精度浮点数加／减法的结构及其设计方法，并在Aldec公司的Active—HDL软件环境下，采用VHDL语言进行设计，并进行了仿真验证，计算精度可以达到10^-7。     

嵌入式C语言浮点数到字符数组转换

提出一种在嵌入式C语言环境下,不调用库函数实现浮点数字符数组的转换方法。分析了整数和小数部分转换的现思路及流程,给出了应用于TMS320F28xDSP的C语言代码。测试表明在转换后字符数组长度固定情况下,所得到的结果精度满足使用要求,可避免因使用库函数而导致程序空间增加。     

基于FPGA自主控制浮点加减乘除控制器设计

为实现一种能够自主完成浮点数加/减、乘、除运算功能的浮点数算术运算执行控制器,提出了一种基于采用FPGA的并行操作设计硬连接的浮点算术运算控制电路及其时序控制方法,该控制器能够自动选择运算器,调整内部时序脉冲的时钟周期,自主完成操作数的配置并进行浮点数加/减、乘、法运算的功能,运算结果读到系统数据总线;论述了该控制器的电路构成和基本原理,分析操作数配置与运算器的选择,及内部时序脉冲作用下的执行过程,应用Verilog HDL语言实现相关硬件的构建和连接;通过仿真综合测试可知,该控制器的最高频率可达132.426M,从输入端口到输出端口的延时数据为:最小延时是5.367ns,最大延时是18.347ns,耗用的IO输入输出端口占总资源的31.45%;并能够自动选择运算器,自主完成相应的算术运算。     

浮点数学函数异常处理方法

异常会造成程序错误,实现完全没有异常的浮点计算软件也很艰难,因此,实现有效的异常处理方法很重要.但现有的异常处理并不针对浮点运算,并且研究重点都集中在整数溢出错误上,而浮点类型运算降低了整数溢出存在的可能.针对上述现象,面向基于汇编实现的数学函数,提出了一种针对浮点运算的分段式异常处理方法.通过将异常类型映射为64位浮点数,以核心运算为中心,将异常处理过程分为3个阶段:输入参数检测(处理INV异常)、特定代码检测(处理DZE异常和INF异常)以及输出结果检测(处理FPF异常和DNO异常),并从数学运算的角度对该方法采用分段式处理的原因进行了证明.实验将该方法应用于Mlib浮点函数库,对库中600多个面向不同平台的浮点函数进行了测试.测试结果表明:该方法能够将出现浮点异常即中断的函数个数从90%降到0%.同时,实验结果验证了该方法的高效性.     

关于Excel中小数计算的探讨

结合一个电子表格实例,探讨了Excel函数和公式中存在的小数计算误差问题,根据浮点数在计算机中的处理原理分析了误差产生的根本原因,提出了在公式设计中避免此类问题的三种方法。     

解析Java中的精确计算方法

浮点运算在一个范围很广的值域上提供了很好的近似,但是它通常不能产生精确的结果。二进制浮点对于货币计算是非常不适合的,因为它不可能将0,1（或者10的其他任何次负幂）精确表示为一个长度有限的二进制小数。在此从浮点类型在计算机中的存储,分析了使用浮点型存在误差的原理,并提出使用Decimal和BigDecimal类的解决方案。     

基于FPGA的单精度浮点数乘法器设计

设计了一个基于FPGA的单精度浮点数乘法器。设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能。本设计在AlteraDE2开发板上进行了验证。     

非精确浮点数乘法器设计

随着电路系统数值运算范围以及数据运算精度的不断扩大,浮点数运算的研究变得越来越重要。但传统浮点数运算单元硬件复杂、功耗大、延时长,这些因素很大程度上制约着浮点数运算的性能。非精确计算可以减少容错设备的动态及静态能量损耗,作为解决以上问题的有效方法。提出了一种非精确浮点数乘法器的算法设计,同时将该算法应用于高动态范围图片的图像处理中,并将结果与精确浮点数乘法器的应用结果进行对比,结果表明所提出的非精确浮点数乘法器具有很好的性能。     

通用扫描线多边形填充算法

传统的扫描线多边形填充算法只适用于水平扫描线的逐行填充。文章提出通用扫描线多边形填充算法,该算法可以有效地解决任意间距、任意倾角的扫描线对多边形的填充问题。通用扫描线多边形算法采用了坐标变换、浮点数舍入策略等重要方法。顶点扫描线号是该算法中的核心概念。