FPGA最小延时工艺映射理论及算法

本文以动态规划和网络流理论为基础，提出一种新的求解基于ＬＵＴ结构的ＦＰＧＡ工艺映射算法，并证明了它能获得最小延时目标电路，算法计算复杂度低.     

超平面布线

本文大胆打破了传统通道模型的束缚,建立了一个能更好体现多层布线内在本质约束的新模型：超平面布图模型,在该模型下提出了超平面布线算法。该算法以全新的逆向删冗策略成功地解决了布线线序的问题,使线网布线真正达到了并行处理。算法遵循了王守觉先生关于总体分析的方法作为解决超平面布线问题的指导思想,以布线层数最少化和通孔最少化为目标,通过动态地分析线网间的相互位置关系,全局考虑去释放各线网占据的不合理布线资源     

以延时优化为目标的工艺映射驱动的分解方法

逻辑电路的分解影响ＦＰＧＡ工艺映射后目标电路的延迟时间，采用何种分解方式也与映射结果密切相关。为快速有效地缩短电路延时，本文从工艺映射的基础理论出发，提出映射驱动的逻辑分解方法。     

动态计算逻辑电路的延时

本文以电容线性延时模型为基础，通过分析逻辑电路在综合及布图阶段的延时计算方式，提出了一种在工艺映射与布局合算法中动态估计电路延时的方法，并给出实验结果。