轻量级安全内存：RISC-V嵌入式微处理器安全增强

近年来,针对嵌入式设备中硬件的新型攻击不断出现,严重威胁嵌入式设备的安全.特别是随着非易失性存储器开始被配备到嵌入式设备中,就需要考虑如何保护配备非易失性存储器的嵌入式设备的安全.安全内存,就是这样一种通过保护内存来增强嵌入式设备安全性的有效手段.通过设计一种安全内存加密引擎来实现安全内存.在保证该安全内存加密引擎足够轻量、开销低的同时,将其集成到RISC-V嵌入式微处理器中,并通过FPGA对该安全内存加密引擎进行了评估.评估结果表明,安全内存加密引擎能够在提升RISC-V嵌入式微处理器安全性的同时,保证其合理的访存性能以及较小的面积开销.研究结果具有良好的参考价值和应用前景.     

基于RISC-V处理器的卷积加速SoC系统设计

为提高卷积神经网络（CNN）的计算效率和能效,以8 bit定点数据作为输入,设计一个支持激活、批标准化以及池化等CNN网络中常见计算类型的卷积加速器,优化循环计算顺序并将其与数据复用技术相结合,以提高卷积计算的效率。基于软硬件协同设计思想,构建包含RISC-V处理器和卷积加速器的SoC系统,RISC-V处理器基于开源的指令集标准,可以根据具体的设计需求扩展指令功能。将该SoC系统部署在Xilinx ZCU102开发板上,RISC-V处理器和卷积加速器分别工作在100 MHz和300 MHz频率下,测试结果表明,该加速器的算力达到153.6 GOP/s,运行VGG16网络进行图片推理计算时加速效果较好。     

RISC-V架构硬件辅助用户态内存安全防御方案概览

传统的用户态内存安全防御机制基于x86架构和纯软件方式实现,实现内存安全保护的运行时开销很高,难以部署在生产环境中.近年来,随着主流商业处理器开始提供硬件安全扩展,以及RISC-V等开源处理器架构的兴起,内存安全保护方案开始面向x86-64、ARM、RISC-V等多种体系架构和硬件辅助实现方式.我们对RISC-V架构上实现的内存安全防御方案进行了讨论,并对x86-64、ARM、RISC-V等处理器架构在安全方案设计上的特点进行了比较.得益于开放的指令集架构生态, RISC-V架构的内存安全防御方案相较于其他架构有一些优势.一些低成本的安全防御技术有望在RISC-V架构上实现.     

开源片上系统Freedom E310调试过程原理分析

Freedom E310是第一款基于RISC-V指令集架构的开源商业片上系统,可以依据具体应用场景对其进行深度定制,在介绍Freedom E310中与调试有关的模块、地址空间、控制状态寄存器之后,从原理上分析了halt、resume、step、断点设置等调试指令的实现过程.     

RISC-V指令集架构研究综述

指令集作为软硬件之间的接口规范,是信息技术生态的起始原点.RISC-V是计算机体系结构走向开放的必然产物,其出现为系统研究领域带来了新的思路,即系统软件问题的研究深度可以进一步向下延伸至指令集架构,从而拓展甚至颠覆软件领域的“全栈”概念.对近年来RISC-V指令集架构相关的研究成果进行了综述.首先介绍了RISC-V指令集的发展现状,指出开展RISC-V研究应重点关注的指令集范围.然后分析了RISC-V处理器设计要点和适用范围.同时,围绕RISC-V系统设计问题,从指令集、功能实现、性能提升、安全策略这4个方面,论述了RISC-V处理器基本的研究思路,并分析了近年来的研究成果.最后借助具体的研究案例,阐述了RISC-V在领域应用的价值,并展望了RISC-V架构后续研究的可能切入点和未来发展方向.     

基于轻量化远程过程调用的RISC-V调试协议栈方案

近年来,随着RISC-V架构以其独特的开源、精简、模块化等优势在工业界快速铺开,市场中涌现出大量基于RISC-V架构的处理器IP核及基于RISC-V架构设计的片上系统(system on chip).现有调试器作为RISC-V软件开发过程中的一个重要部件,存在性能低、部署成本高以及二次开发难度大等问题,难以应对现今井喷发展的RISC-V架构芯片的RTL设计与验证、程序开发与调试、量产批量编程的需求.为了解决这些问题,本文提出一种全新的、开源的、模块化基于轻量级远程过程调用实现互操作的RISC-V调试协议栈方案—Morpheus.实验及分析结果表明,该调试方案能够有效提高调试性能,降低部署成本和二次开发难度.     

基于指令生成约束的RISC-V测试序列生成方法

为了避免处理器受到指令缺陷的威胁,该文提出基于指令生成约束的RISC-V测试序列生成方法,构建测试指令序列生成框架,实现测试指令生成及指令缺陷检测,解决现有测试指令序列生成方法约束定义困难和收敛速度慢的问题。在该方法中,首先,根据指令集架构规范和指令验证需求定义指令生成约束,包括指令格式约束、通用功能覆盖约束和特殊功能覆盖约束,以解决随着指令数量增多约束定义的困难,提高可复用性;然后,定义启发式搜索策略,通过统计覆盖信息,加快覆盖率收敛速度;最后,基于启发式搜索策略构造求解算法,实现满足指令生成约束的测试序列生成。实验结果表明,与现有方法相比,在覆盖所有指令验证需求的前提下,结构覆盖率和数值覆盖率的收敛时间分别减少了85.62%和57.64%。利用该框架对开源处理器进行检测,可以定位到在处理器译码和执行阶段引入的指令缺陷,为处理器指令缺陷检测提供了有效的方法。     

基于RISC-V平台openEuler系统的COMO构件技术移植与应用

随着云计算、物联网技术的发展,边缘计算模式开始兴起. RISC-V开源指令集架构和openEuler开源操作系统正在逐渐形成一个开放、灵活、不断演进和架构包容的软件生态体系,为边缘计算应用的构建提供了良好的软硬件创新平台.然而,在其之上的支持面向边缘计算的软件开发环境、开发框架和工具链等基础设施尚不够完善. COMO是解决C++软件资产复用的构件化技术,将COMO技术与RISC-V、openEuler结合有助于RISC-V、openEuler生态在新的软件技术架构上发展.本文提出了在基于RISC-V架构和openEuler操作系统的软硬件平台上进行COMO构件程序运行与开发环境移植的思路和方法,并通过实验证明了COMO构件技术与RISC-V指令集架构和openEuler操作系统的兼容性和可行性;通过一个简单的实例介绍COMO的ServiceManager框架在边缘计算中的应用,在为面向云计算与物联网的边缘计算应用提供XaaS服务的构件化程序开发模式的方向上进行了有益的探索.     

基于RISC-V浮点指令集FPU的研究与设计

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准.在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求.将浮点处理器与一...     

波动动态差分逻辑RISC-V CPU芯核的功耗抑制技术研究

差分功耗分析(DPA)攻击不仅威胁加密硬件,对加密软件的安全性也构成严重挑战。将波动动态差分逻辑(WDDL)技术应用在RISC-V指令集的处理器芯核上可减少功耗信息的泄露。但是,WDDL技术会给电路引入巨大的功耗开销。该文针对基于WDDL的RISC-V处理器芯核提出两种功耗抑制方法。虽然随机预充电使能技术与指令无关,而预充电使能指令技术需要扩充指令集,但这两种方法都是属于轻量级的设计改进。仿真结果表明,采用了随机预充电使能技术和预充电使能指令技术的Rocket 芯核的电路功耗分别是原始的WDDL Rocekt 芯核功耗的42%和36.4%。