瞬态闭锁试验在0.13 μm大规模集成电路中引起的潜在损伤

瞬态剂量率辐射试验会引起集成电路发生损伤或失效，其原因至少有两种：闭锁大电流引起的电路内部金属互连熔融；累积电离总剂量引起的氧化层电荷造成阈值电压偏移。本文以一种0.13 μm体硅CMOS处理器为对象，研究了瞬态剂量率和稳态电离总剂量辐射效应规律。结果表明：瞬态剂量率闭锁效应对处理器造成了显著的潜在损伤，导致其总剂量失效阈值从1 030 Gy(Si)降低至600 Gy(Si)。研究结论对于大规模集成电路的可靠性评估和指导辐射加固设计有重要参考意义。     

高压断路器永磁电机机构及控制系统设计

为实现126 k V高压真空断路器的智能化操作,满足断路器分合闸速度要求,提出一种新型的断路器分合闸电机操动机构及控制系统。结合126 k V高压真空断路器的负载特性,在分析表贴式、燕尾槽表贴埋入型、直线内嵌型和外V内嵌型4种电机转子后,提出了一种多槽双层表贴埋入式定子及转子永磁电机设计方案,并设计了以数字信号处理器为核心的硬件控制装置。开展126 k V高压真空断路器的联机实验,结果表明,采用上述操动机构及控制系统能够满足126 k V高压真空断路器分合闸速度指标的要求,且分合闸时间具有良好的稳定性。     

分支预测与值预测在 VLIW处理器中的实现

为了降低超长指令字（VLIW）架构的平均跳转开销和平均访存时延,并减少VLIW程序的代码体积,提出了一种全新的将分支预测与值预测技术应用于VLIW架构的方法。首先分析现有超标量（Superscalar）架构中动态预测技术与V L IW架构中指令静态并行之间所存在的矛盾;通过拓展原有跳转指令和读内存指令,使之与不同的延时槽个数相对应,并根据不同的指令来阻塞流水线或延时写回寄存器,从而解决动态预测技术造成V L IW架构静态调度周期错乱的问题。基于Gem5仿真平台和清华大学Magnolia VLIW数字信号处理器（DSP）的基准测试程序实验表明,该分支预测与值预测技术能显著地提高VLIW架构的性能,缩小VLIW程序的代码体积。     

基于多核DSP激光成像雷达数据处理系统

采用多核DSP设计了一个用于地面目标检测的激光雷达实时图像处理系统。在详细分析算法各模块资源消耗量的基础上,完成了硬件电路设计,实现了以主辅拓扑结构为框架的软件并行处理系统开发。在系统实现时,先将图像进行分区,并合理地将分区后的图像分配到四个DSP核中进行处理。最后,将并行系统进一步扩展到双核和六核,并与单核系统进行性能比较。对算法运算时间的测试结果表明,系统处理一帧图像仅需50 ms达到了实时性要求。结果表明,对于固定负载的处理系统,单纯地通过增加并行的核数来提高加速比的幅度是有限的。当增加并行的核数已不能明显地提高计算效率时,在系统设计中应着重减少每个核串行运算的负载量。     

基于惯性传感器MPU6050的滤波算法研究

针对运动体姿态角测量问题,利用惯性传感器MPU6050提出了一种参数可调的自适应显性互补滤波算法,并与经典互补滤波、显性互补滤波、基于梯度下降法的互补滤波算法及传感器数字运动处理器自带滤波算法进行了比较,分析了几种算法在工程应用中的适应性。测试结果表明,此类互补滤波算法具有思路清晰,计算量小,估算精度高及易实现等特点,改进后的算法综合性能最优,适用于各种运动姿态测量系统。     

一种双路图像融合实时处理系统的设计

提出了一种关于双路图像融合实时处理系统的设计,介绍了融合处理系统的总体架构和系统的功能。对系统的硬件设计和软件设计分别进行了说明,硬件设计对电源设计、采集模块设计和处理模块设计进行了详细阐述;软件部分细致分析了现场可编程门阵列(FPGA)的设计和数字信号处理器(DSP)的设计。最后对处理系统进行了测试,表明该设计满足实时处理的需求。同时,可对系统进行扩展,实现更多路图像的融合处理。     

基于ARM和μC/OS-Ⅱ的车载定位终端的设计

针对当前车载定位终端数据交互实时性差以及程序运行不稳定的问题提出了一种基于ARM处理器和uC/OS-Ⅱ操作系统的车载定位终端的设计方案.在32位高速ARM处理器上移植并应用基于优先级的抢占式实时多任务嵌入式操作系统μC/OS-Ⅱ以实现数据交互的高实时性和运行的可靠性,满足车载定位终端对数据处理速度以及可靠性的要求.     

Flexible Prime‐Field Genus 2 Hyperelliptic Curve Cryptography Processor with Low Power Consumption and Uniform Power Draw

This paper presents an energy‐efficient (low power) prime‐field hyperelliptic curve cryptography (HECC) processor with uniform power draw. The HECC processor performs divisor scalar multiplication on the Jacobian of genus 2 hyperelliptic curves defined over prime fields for arbitrary field and curve parameters. It supports the most frequent case of divisor doubling and addition. The optimized implementation, which is synthesized in a 0.13 μm standard CMOS technology, performs an 81‐bit divisor multiplication in 503 ms consuming only 6.55 μJ of energy (average power consumption is 12.76 μW). In addition, we present a technique to make the power consumption of the HECC processor more uniform and lower the peaks of its power consumption.     

基于Web Services和MMS的机器人制造单元异构设备通讯研究

为解决机器人制造单元内异构设备信息传递问题,首先,提出了具有自治和协作能力的设备处理器模型;其次,对设备处理器的信息传递机制及模型和通信服务接口进行设计;最后采用统一建模语言UML分别对机床处理器、机器人处理器以及缓冲区处理器进行整体设计,为机器人制造单元异构设备通信提供了新的途径。     

Resource-awareness on heterogeneous MPSoCs for image processing

Multiprocessor system-on-chip (MPSoC) designs offer a lot of computational power assembled in a compact design. The computing power of MPSoCs can be further augmented by adding massively parallel processor arrays (MPPA) and specialized hardware with instruction-set extensions. On-chip MPPAs can be used to accelerate low-level image-processing algorithms with massive inherent parallelism. However, the presence of multiple processing elements (PEs) with different characteristics raises issues related to programming and application mapping, among others. The conventional approach used for programming heterogeneous MPSoCs results in a static mapping of various parts of the application to different PE types, based on the nature of the algorithm and the structure of the PEs. Yet, such a mapping scheme independent of the instantaneous load on the PEs may lead to under-utilization of some type of PEs while overloading others.In this work, we investigate the benefits of using a heterogeneous MPSoC for accelerating various stages within a real-world image-processing algorithm for object-recognition. A case study demonstrates that a resource-aware programming model called Invasive Computing helps to improve the throughput and worst observed latency of the application program, by dynamically mapping applications to different types of PEs available on a heterogeneous MPSoC.