基于Montgomery模乘的RSA加密处理器

提出一种基4的Montgomery模乘算法及优化的硬件结构,将传统基2模乘运算迭代次数减少近一半。在该模乘模块基础上设计高速RSA加密处理器,采用进位保留形式的全并行模幂运算流程,避免长进位链和中间结果转换的问题。结果表明,该设计同时适应FPGA和ASIC实现,完成一次标准1 024位RSA加密运算仅需9 836个周期,加密速率提高50%以上。     

降低和抑制大规模数字系统中接地反弹噪声的实用方法

接地反弹噪声是影响信号完整性的主要噪声之一，较大的噪声有可能导致数字系统中元件的误动作，本文首先探讨了接地反弹噪声的产生，特点以及削弱噪声产生的常规方法；之后提出了采用提高电路的抗供电电压波动能力的方法来抑制接地反弹噪声对电路的影响，在单独供电功能模块的基础上，通过采用输出电压跟踪电路和引入电压负反馈的方法来提高电路的供电抑制比（PSRR）。文中对抑制电路的原理及实现方法进行了详细论述。     

SOC参数自动配置设计方法与功耗优化

在片上系统（SOC）的参数化设计方法中，参数的大量增加加大了SOC集成和参数优化选择的复杂程度。新方法对原有的硬件描述语言进行了扩展，并建立了参数自动配置环境，该环境由一组Perl和Shell脚本组成，能够自动根据参数设置生成正确的硬件描述。通过分析SOC参数的基本属性，利用邻域搜索算法针对功耗进行自动参数优化，得到性能和功耗的最优解。该方法可以加快IP设计和SOC集成进程，减轻设计强度和减少设计错误，大大缩短了优化周期。该方法已成功应用于一款RISC处理器和基于它的SOC开发。     

基于云芯一号的文件动态负载均衡处理机制

为了提高服务器等硬件设备的计算能力和数据安全性,一些针对性的硬件加速设备如FPGA等被用来对数据进行预先处理,可随着数据量的不断提高和数据复杂度的不断升级,传统FPGA上的顺序处理流程显然会造成一些不可预估的设备损耗和宕机概率的提升。本文针对分布式数据存储架构,首先提出自己的硬件加速芯片——云芯一号,然后结合分布式数据存储系统HDFS,设计了一种基于云芯一号的文件动态负载均衡处理机制,并成功部署在HDFS中。通过实验得出,云芯一号的文件压缩和解压速度都远远胜于传统的软件方法,同时负载均衡机制的加入也大大提升了芯片的利用率和降低了芯片的宕机概率,在HDFS中也更针对性的完成了各类数据和文件的预先处理,为数据的分布式处理提供了更好的基础。     

VXI多用途插板式平台

VXI多插板式平台（VXI Versatile Plug-in,VVP)结构是一种创新的通用VXI模块结构。该平台的硬件部分为C尺寸大小的VXI模块，集成了用FPGA实现的VXI－VVP接口控制器、功能强大的DSP、前面板I／O装置、电源供给管理电路和其它一些通用的功能电路，可同时搭地四个功能贴板。在硬件平台的基础上建构的平台管理软件类似于一个简单的操作系统。在该软硬件平台上设计各种用途的贴板，可以方便高效地搭建从高端到低端的各种寄存器基VXI仪器模块，从而有效地简化了VXI模块的设计。该平台并且具有低成本和高性价比的优点。     

基于测试向量相容的编码压缩方法

为进一步提高测试数据压缩率,提出一种新的编码压缩方法(FDR-BC).根据测试集中向量间相同位置绝大部分相容的情况,把相容位个数最多的向量划分为一组并合并为一个向量,不相容的位赋值1.用FDR-BC对合并后的向量编码.对分组内向量的个数、不相容位的个数以及不相容位上的值进行编码得到组头编码.解码器结构由输入控制部分和解码部分组成,输入控制部分将编码存储,解码时可以重复利用.解码部分解码的同时移入编码,很大程度上缩短了测试时间.针对ISCAS-89基准电路测试向量集的实验结果表明,用FDR-BC方法进行压缩,相比FDR方法压缩,压缩率平均提升了19.95%.     

利用基地址相关的低功耗数据cache设计

为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗，提出了充分利用读写指令相对于基 地址的关联性，减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息：一个与 通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行；一个组选择信息表用来记录最近的cache访问的 组选择信息，减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计，已被应用于200 MHz的精简指令 集（RISC）处理器中.该处理器采用TSMC0.18μm工艺，对一些基准程序进行了测试，结果显示该方法可以节省大约30％ 的数据cache功耗，还具有硬件代价小的优点     

VXI仪器接口电路设计的集成化方法

随着近年来大规模可编程逻辑器件技术的发展,为了提高设计的灵活性,可靠性和复用性,以A16/D16型寄存器基仪器为例,提出了VXI仪器接口电路模块的集成化设计方法,结束认可以推广到一般的A24和A32仪器,文中详尽描述了设计的方法和实现的过程。     

H．264ABT与量化器的硬件设计与实现

基于自适应块划分尺寸变换(ABT)和8×8整数 DCT(IDCT) 与量化的实现算法,改进了现有的4×4 整数 DCT 与量化算法.利用两种变换算法可合并性和量化的相似性,设计了可复用 ABT 和量化器的硬件电路,并使用 Verilog 语言对该设计进行了超大规模集成电路(VLSI)实现,采用SMIC 0.18μm工艺,综合后的电路关键路径最大延时为11.94 as,电路面积为1.20 mm2.实验对比结果表明,本设计在基本不增加面积的情况下,使得原来只能处理 8×8 的 IDCT 和量化器也能处理 4×4 IDCT 与量化,增强了硬件电路的适应性,同时也提高了系统的灵活性.     

肤色及非肤色饱和度调整的加权处理方法及其VLSI实现

饱和度增强的程度受制于其亮度,因而亮度可以作为饱和度自适应的因子.肤色若使用基于亮度的自适应色彩饱和度增强算法,则由于其饱和度增强效果过于明显而显得不自然.所以进一步识别肤色,需要对肤色采取另外的调整算法.为便于VLSI实现,对基于亮度的自适应色彩饱和度增强算法及肤色调整算法进行了改进并加以整合,并采取了权重插值的方法来减弱肤色及非肤色区域分别采用各自的算法进行调整所带来的图像不连续问题.实验证明,采用该算法能取得更好的视觉效果,并易于VLSI实现.