基于DSP的程控阵列信号源设计

为了模拟复杂回波信号,设计一种程控阵列信号源;下位机采用数字信号处理芯片TMS320VC5502作为信号源的硬件平台核心,结合DDS技术采用软件编程的方法实现信号源的输出;通过设计通信接口以及定义通行协议,上位机通过操作PXI-6508模块,实现对阵列信号源的程控输出;实验表明,该阵列信号源能同步触发输出96路阵列信号,也能单独输出一路或几路信号,样点率达400kSa/s,输出信号种类有正弦波、方波、三正弦叠加波和调频波等波形。     

基于混合蛙跳算法的时序电路测试生成

阐述了将混合蛙跳算法应用在时序电路自动测试生成的实现方法和结果;根据时序电路自身的结构特点,构造了测试生成的混合蛙跳表达方式,设计了自动测试生成离散混合蛙跳模型,通过群体中青蛙间的合作和竞争产生的群智能指导快速优化收敛;最后,根据国际标准时序电路进行了验证试验;结果表明,与同类算法相比,该算法获得了较小的测试集和较高的故障覆盖率。     

基于云自适应遗传算法的NoC路径分配研究

路径分配是NoC设计流程中的两个关键步骤之一;路径分配的结果对NoC系统的性能尤其是通讯延时有着很重要的影响;多约束条件下的NoC路径分配问题是NP完全问题,要求出其最优解比较困难,目前常用的方法是利用启发式算法求得其较优解;文中提出一种基于云自适应遗传算法的NoC路径分配解决方案,该算法利用云模型对传统遗传算法加以改进,采取新的方法自动调整遗传算法过程中的交叉概率pc和变异概率pm,将适应度与云模型的3个参数Ex、En、He相互结合,从而达到优化遗传算法的目的;将此算法应用于2D-Mesh拓扑结构的NoC中,以平衡链路负载和联合优化为实验目标,以优化静态通讯分配结果;实验证明,文章所采取的算法在平衡链路负载和联合优化方面均取得了良好的效果。     

基于Ajax的J2EE安全应用框架

针对基于Ajax的J2EE框架存在认证混乱、多重分散终端的安全问题,使用Acegi安全框架对其进行改进,实现权限访问控制,并成功应用到微波网管系统中。应用结果表明,改进框架具有很强通用性,能够满足企业级应用的各种安全需要,且提高了系统组件的可移植性。     

基于粒子群算法的时序电路测试生成

本文论述了将粒子群算法应用在时序电路自动测试生成的研究结果。结合时序电路的特点,构造测试生成的粒子表达方式,建立自动测试生成离散粒子群速度-位置模型,通过群体中粒子间的合作与竞争产生的群体智能指导优化搜索。针对国际标准时序电路的验证结果表明,与同类算法相比,该算法可以获得较高的故障覆盖率和较小的测试矢量集。     

测量数据的分析与处理软件设计

介绍了采用LabWindows/CVI软件平台开发离线测量数据分析处理软件的设计方法。软件实现了对数据的读取与预处理，波形的显示与调节，信号的参数测量以及对频谱、功率谱和谐波失真进行了分析，利用多线程技术实现了软件的多任务同步进行。实验结果表明软件的分析结果正确，界面友好，性能可靠。     

基于时间Petri网和THBA的3D NoC测试规划

针对三维片上网络(3D NoC)中IP核并行测试任务复杂、测试效率较低的问题,结合3D NoC测试的特点建立了一种时间Petri网模型,将变迁激发序列作为并行测试任务规划方案。为了获得最短的测试时间,设计拆分编码,在测试路径分配基础上进行顺序调度优化,采用两级递阶蝙蝠算法对变迁激发序列集进行搜索,将测试资源合理有效的分配给各IP核。仿真结果表明,所提模型可以有效地描述3D NoC测试规划问题,算法能够以较大的收敛概率迅速收敛到最优解,缩短了测试时间,提高了测试效率。     

基层教学改革环境建设的设想

高等教育从精英教育向大众化教育的转变,要求高等院校必须深化学科建设与教学改革。作为高等院校重要组成部分的基层单位,其改革的成功与否会直接影响到整个学校的改革。为此,我们就基层的教学改革环境建设,提出建立一个以"教授治学"为核心的良好的教育生态圈,要求教师不断从事革新和变革的工作,从而为保证和提高扩招后的教学质量打下基础,以适应经济建设发展的需要。     

基于VXI总线的任意波形发生器模块设计

指出了波形发生器在自动测试系统中的重要地位,提出了一种基于VXI总线的任意波形发生器模块的实现方法,重点就VXI总线寄存器基接口电路、DDS技术在波形产生电路中的应用以及波形频率、幅度调整电路等关键技术的实现进行了详细的探讨;该模块已成功应用于某型导弹发射机构的自动测试系统中.     

三维IP核测试封装扫描链多目标优化设计

SoC(system on chip)中的测试封装(test wrapper)设计是个NP hard问题,针对该问题提出了一种采用MOFA(multiobjective firefly algorithm)的三维测试封装扫描链设计方法,使得封装扫描链均衡化以及使用TSV(through silicon vias)资源最少,从而达到IP核测试时间最小化和TSV费用最少的目的。本算法基于群体智能,通过实施个体位置更新操作进行寻优,从而实现三维测试封装扫描链的多目标优化设计。以ITC'02 Test benchmarks中的典型IP核为实验对象,实验结果表明本算法相比NSGAII(nondominated sorting genetic algorithm II),能够获得更好的Pateto最优解集。