基于实时数字脉冲处理技术的核谱仪研究

本文提出一种基于80 MHz ADC的数字化γ能谱系统。系统由探测器、前端电路、ADC和数字处理单元组成。数字处理在FPGA中完成,主要包括FIR数字滤波、脉冲梯形成形、幅度甄别、数据通讯。为减小高速ADC在采集过程中引入的噪声信号,在数字处理单元实现FIR数字滤波,对数字脉冲信号先进行滤波处理,再进行脉冲梯形成形,得到高分辨率的能谱数据。测量系统中模拟信号全部采用直流耦合,数字脉冲宽度为1.6μs,对137 Cs的能量分辨率达6.88%。     

一种新型岩性密度测井仪数据采集处理电路设计

提出一种应用于岩性密度测井仪器先采集再处理的新方法,通过核脉冲数字化处理方案完成新型岩性密度测井数据采集处理电路设计。对新仪器进行室内数据采集性能测试和室外实验测试。相比采用先处理再采集的方法的常规岩性密度测井仪器,采用该新方法研制的岩性密度测井仪器具有更高的精度(0.015g/cm3),同时兼备更佳的性能稳定性,测井工程曲线与国外仪器吻合良好。     

双源距密度测井的蒙特卡罗数值模拟

利用蒙特卡罗方法对双源距密度测井进行数值模拟，获得了双源距密度测井的能谱、探测器计数率与地层密度的关系和脊肋图等特性曲线。与实验结果进行比对，验证了数值模拟的正确性，并在此基础上，就短源距和短源距准直孔角度等测井仪器结构参数的改变对测井性能的影响进行了研究。研究表明，短源距为18~20cm、短源距准直孔角度为45°时，可满足测井灵敏度和密度补偿准确度的要求。     

中子—中子测井数值模拟集成系统

在二维居中和三维偏心的中子－中子测井数值模拟软件包ＮＮＬＳＰ和ＰＥＭ３Ｄ的基础上开发了中子测井数值模拟集成系统ＮＮＬＴＣ。该系统采用了ＷＩＮＤＯＷＳ用户界面技术和独立模块结构，在保留原有软件包计算精度高、速度快等优点的基础上，又包括了仪器划分、模型井模拟、居中响应计算、偏心响应计算、校正图版制作和多环境自动校正等功能。本文介绍了ＮＮＬＴＣ的设计思想，实现过程以及实际应用。     

基于FPGA的数字化多道脉冲幅度分析器的设计

为能进行高速能谱分析,得到高效、高精确度的能谱数据,提出了基于FPGA的数字化多道脉冲幅度分析器的设计方案。采用A3P250作为核心处理器件,对ADC采样数字化的脉冲信号进行捕获,并完全采用FPGA数字化处理实现多道脉冲幅度分析,完成有效信号判断、信号峰值判断、信号幅度分析等数字处理,得到能谱数据。并且采用FPGA内部串口模块与外部进行通讯,进行能谱数据的传送。按照该方案设计的多道脉冲幅度分析器已应用于自然伽马能谱测井仪器以及其他核测井仪器中,得到了高效的能谱数据,为能谱分析提供了保证。     

砂泥岩地层中气体对补偿中子测井的影响

为了确定地层中气体对补偿中子测井的影响,采用蒙特卡罗方法,对砂泥岩地层情况下的补偿中子测井进行了数值模拟研究,研究了地层中天然气含气饱和度在有无泥质情况下对补偿中子测井的影响,得到了无泥质情况下的挖掘效应和有无泥质情况下的中子-密度交会图.     

双探测器密度测井仪器结构参数对测井性能的影响

对双探测器密度测井仪器,应用蒙特卡罗数值模拟方法研究短源距和短源距探测器准直孔角度变化对测井性能的影响.模拟计算结果表明,短源距对探测器计数和密度的补偿有影响,短源距过大,探测器计数统计涨落过大,短源距过小,不利于密度的补偿,因而短源距的选择要综合考虑这两方面的影响;短源距探测器准直孔角度对密度补偿的影响不大,但可以影响计数率.这些结果可为密度测井仪的设计以及优化提供参考.     

CNPC测井科技基础条件平台现状及发展思路

介绍了中国石油集团测井有限公司测井重点实验室/试验基地的业务定位,提出了测井重点实验室4个特色技术系列和测井试验基地六大技术系列发展目标,并对“十一五”期间科技基础条件平台建设情况进行了总结.同时,根据中国石油天然气集团公司勘探开发主营业务需求和测井重点实验室/试验基地中长期发展目标,提出了“十二五”科技基础条件平台建设思路.     

岩性密度测井γ能谱低能段稳谱方法研究

针对岩性密度测井中单一137Cs稳谱在能谱低能段存在非线性谱漂的问题,运用脉冲数字化采集与处理技术,提出一种利用241Am特征峰进行低能段稳谱的方法。采用α符合测量提取淹没在低能段中的241Am特征峰,结合稳谱源137Cs特征峰,调节放大器的数字增益与数字偏置改变双峰道址,使双稳谱源的特征峰道址与能量具有良好的线性关系,进而采取多能窗稳谱方法进行稳谱,最终实现数字双能段双峰稳谱。实验测试表明,该方法可以很好地解决井下温度引起的低能段谱漂难题。     

实时核信号数字化脉冲成形关键技术研究

本文对理想核脉冲信号和实际探测器输出信号分别进行了计算机模拟仿真与分析,总结了不同成形时间的核脉冲信号的数字梯形成形参数的确定方法。在高计数率场合时提高了有效测量计数率,消除了部分脉冲的堆积并减少了系统死时间。同时,采用256点和512点数字三角成形方法测试了Si-PIN半导体探测器的性能,并与模拟电路成形方法进行了对比测试。测试结果表明,脉冲数字成形处理方法提高了探测器计数率和分辨率。