基于16 bit Sigma-Delta模数转换器的数字滤波器设计

介绍了基于64倍过采样sigma-delta模数转换器的多级抽取滤波器设计.通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍.通过对滤波器电路结构的优化,可节省35%的芯片面积占用量.经过仿真及FPGA验证,该滤波器的信噪比达到99 dB,可以实现16位精度模数转换器的设计要求.     

黄登水电站机制变态混凝土生产性试验及成果分析

为确保黄登水电站碾压混凝土施工质量和工程进度,验证采用机制变态混凝土替代人工加浆变态混凝土施工的可行性和适用性,黄登水电工程进行了生产性试验,试验结果表明,机制变态混凝土各项参数均能满足设计要求,加浆量更容易控制,并减少了人员投入,提高了施工效率,试验取得了较好的效果。综上认为,可以将机制变态混凝土推广使用至廊道、观测房及竖井周边等空间较小的区域。     

一种占空比可调的高速电平转换电路

提出一种占空比可调的高速电平转换电路,能够将频率高达1.33 GHz的低电压域信号提升至高电压域输出。在传统电平转换电路的基础上,增加了占空比调节电路,使得电路工作在不同I/O域时,通过调整接入的PMOS管数量来间接调整控制管的宽长比,进而实现占空比可调。增加了快速响应电路,引入首尾相接的反相器组,通过正反馈功能,加速实现电平转换。基于Global Foundry 14 nm CMOS工艺进行电路设计,采用SPECTRE软件进行仿真。仿真结果表明,该电路能够实现从0.9 V核心电压到2.5 V I/O电压的稳定转换,传播延时为225 ps,占空比为49.63%。当高电压域电压变换为1.8 V后,通过占空比调节电路,使占空比仍可保持在50%左右。     

一种带有自适应增益控制的激光雷达模拟前端

为了处理宽动态范围的激光脉冲回波信号,设计了一种带有自适应增益控制技术的模拟前端。通过分段调节跨阻放大器的跨阻增益,实现了在1 μA~1 mA范围内输入电流与输出电压近似线性的关系。提出了自触发使能方法,可以在没有外部清零信号的情况下连续接收回波信号。提出了一种新型差分移位时刻鉴别电路,能有效减小行走误差。电路采用0.11 μm CMOS工艺设计,后仿真结果表明,-3 dB带宽为530 MHz,最大跨阻增益为103 dBΩ,等效输入噪声电流谱密度为6.47 pA·Hz-1/2@350 MHz,输入动态范围为60 dB,功耗小于100 mW。该模拟前端电路设计适用于飞行时间脉冲激光雷达。     

铸件残余应力的消除

铸件在凝固冷却过程中,因温度下降而产生收缩和发生相变,如收缩和相变受到阻碍,便会在铸件中产生铸造应力.铸造应力按其形成原因可分为热应力、相变应力和机械阻碍应力3种.其中热应力是铸件内残余应力的主要部分.     

平顶山矿区不同牌号煤种同时开采分提分运的几种方式

本文简介了平顶山矿殴时开采两种没牌号煤层情况、归纳了所采用的几种分提、分运方式和特点,并对不同分提、分运方式的某些方面提出了几点看法。     

碳纳米管场致发射特性的研究

详细论述了碳纳米管的场致发射特性，包括开启电场、阈值电场、发射电流密度、发射电流的稳定性及场发射电子能量分布等；阐述了场发射的机制；分析了发射特性与其几何结构、吸附态及尖端缺陷等因素的关系；并简要介绍了碳纳米管场发射特性在平板显示领域中的实际应用。     

应用频谱谐波时效技术消除齿轮箱零件加工中应力的研究

分析并讨论了振动消除应力技术的基本原理,通过频谱谐波时效技术消除应力工艺试验,验证了频谱谐波时效技术在齿轮箱零件加工中的消除应力控制变形的有效性。     

三极FED分段复合衬底电极的特性和制作

结合丝网印刷技术、烘烤工艺和烧结工艺,采用印刷ZnO层和银浆层相结合的方案,进行了分段复合衬底电极的制作。该分段复合衬底电极能够降低无效的阴极电压降,增强三极场发射显示器的发光亮度并改善其发光均匀性,且制作成本低廉。分段复合衬底电极避免了过长过细衬底电极现象,促使碳纳米管提供更多电子,同时有效改善了碳纳米管的场发射均匀性。利用碳纳米管作为阴极材料,进行了三极场发射显示器的研制,并进行点阵图像显示,从而证实了这种分段复合衬底电极制作工艺的可行性。与普通银电极场发射显示器相比,分段复合衬底电极场发射显示器能够将开启场强从1.92 V/μm降低到1.81 V/μm,其最大场发射电流由1 332.5μA提高到2 137.8μA,具有典型的场致发射特性以及优良的图像发光均匀性。     

一种基于新型低功耗开关策略的10 bit 120 MS/s SAR ADC

设计了一种10 bit 120 MS/s高速低功耗逐次逼近模数转换器(SAR ADC)。针对功耗占比最大的CDAC模块,基于电容分裂技术并结合C-2C结构,提出了一种输出共模保持不变的双电平高能效开关控制策略;在降低CDAC开关功耗的同时,摆脱了CDAC开关过程中对中间共模电平的依赖,使得该结构适用于低电压工艺。在速度提升方面,控制逻辑使用异步逻辑进行加速;比较器采用一种全动态高速结构,在保证精度的前提下其工作频率达到3 GHz; CDAC中插入冗余位,以降低高位电容对充电时间的要求。所设计的SAR ADC使用40 nm CMOS工艺实现,采用1.1 V低电压供电。在不同工艺角下进行性能仿真,结果显示,在120 MHz采样率下,有效位数为9.86 bit,无杂散动态范围为72 dB,功耗为2.1 mW,优值为18.9 fJ/(conv·step)。