3.1～5.2GHz超宽带可变增益低噪声放大器设计

低噪声放大器是超宽带接收机系统中最重要的模块之一,设计了一种可应用于3.1～5.2GHz频段超宽带可变增益低噪声放大器。电路输入级采用共栅结构实现超宽带输入匹配,并引入电流舵结构实现了放大器的可变增益。仿真基于TSMC 0.18μm RF CMOS工艺。结果表明,在全频段电路的最大功率增益为10.5dB,增益平坦度小于0.5dB,噪声系数小于5dB,输入反射系数低于-15dB,在1.8V电源电压下,功耗为9mW。因此,该电路能够在低功耗超宽带射频接收机系统中应用。     

Monolithic Power-Combining Techniques for Watt-Level Linear Power Amplifiers in 0.18 CMOS*

设计了三个输出功率为瓦级的线性CMOS功率放大器(PA),该PA主要应用于高速移动通讯。为了实现瓦级输出功率,两个工作频率为2.4 GHz 的PA采用片上并联合成变压器将多个功放级的输出电流信号相加,另一个工作频率为1.95 GHz的PA采用片上串联合成器将多个功放级的输出电压信号相加。同时在PA的设计过程中采用了如下线性度提高技术：有源偏置、二极管线性电路、多栅晶体管并联和谐波短路等。以上三款PA均采用TSMC 0.18 射频CMOS工艺进行设计并流片。根据测量结果,两个2.4 GHz PA的功率增益分别为33.2 dB、34.3 dB,最高输出功率分别为30.7 dBm、29.4 dBm,最高功率附加效率(PAE)分别为29%、31.3%。根据仿真结果,1.95GHz PA的功率增益、最高输出功率和最高PAE分别为：37.5dB、34.3 dBm和36.3%。     

12 bit 200 MS/s时间交织流水线A/D转换器的设计

介绍了一款应用于无线收发系统的12 bit 200 MS/s的A/D转换器(ADC).流水线型模数转换器是从中频采样到高频采样并且具有高精度的典型结构,多个流水线型模数转换器利用时间交织技术合并成一个模数转换器的构想则是复杂结构和能量利用率之间的折中选择.采用了时间交织、流水线和运算放大器共享等技术,既提高了速度和精度,也节省了功耗.同时为了减小时序失配对时间交织流水线ADC性能的影响,提出了一种对时序扭曲不敏感的采样保持电路.采用SMIC 0.13 μm CMOS工艺进行了电路设计,核心电路面积为1.6 mm×1.3 mm.测试结果表明,在采样速率为200 MS/s、模拟输入信号频率为1 MHz时,无杂散动态范围(SFDR)可以达到67.8 dB,信噪失真比(SNDR)为55.7 dB,ADC的品质因子(FoM)为1.07 pJ/conv.,而功耗为107 mW.