超深亚微米可制造标准单元库设计

当集成电路的特征尺寸下降到100nm以下,可制造性设计就变得尤为重要。本文提出了一种65nm可制造性标准单元库的设计方法。通过精简基本单元的数量,降低光学矫正的时间和空间复杂度;利用DFM设计规则和光学模拟仿真对每个单元的版图进行优化以提高整个单元库的可制造性。应用该方法实现的标准单元库在时序,功耗,面积方面与传统标准单元库相比具有很好的性能,并且通过Foundry的TD部门65nm工艺线的可制造性测试,有利于65nm工艺生产良率的提升。     

基于40 nm CMOS工艺的电平转换器的设计及优化

电平转换器可以作为1.1V核心电压和3.3V输入输出电压之间的高速接口.优化的电压上升转换器使用2.5V厚氧化层栅零阈值电压nMOS管保护1.1V薄氧化层栅nMOS器件,在输入电压低至0.7V时仍可正常工作;此外,在六种不同工作情况下电路性能良好.3.3 V nMOS器件作为优化电平下降转换器的上拉和下拉器件,它们的供电电压是1.1V,栅压范围从0V到3.3V.电平下降转换器没有最小核心电压限制,上升传输延时0.111 ns,下降传输延时0.121 ns.电平转换器经过结构优化后,可以成功应用到40 nm CMOS工艺的I/O库的输入输出单元中,作为低功耗、高速接口.     

A design method for process design kit based on an SMIC 65 nm process

The frame structure of a process design kit(PDK) is described in detail,and a practical design method for PDK is presented.Based on this method,a useful SMIC 65 nm PDK has been successfully designed and realized, which is applicable to native EDA software of Zeni.The design process and difficulties of PDK are introduced by developing and analyzing these parameterized cell(Pcell) devices(MOS,resistor,etc.).A structured design method was proposed to implement Pcell,which makes thousands upon thousands of s...     

常压射频冷等离子体刻蚀硅的研究

介绍一种新型的常压射频低温冷等离子放电设备,并用该设备进行硅刻蚀的工艺实验.研究了刻蚀硅的速率随等离子体放电功率、气体流量以及衬底温度的变化规律,并得到了最大刻蚀速率为390nm/min.利用台阶仪、显微镜和扫描电镜(SEM)对刻蚀效果进行检测与分析,证实了该设备对硅的浅刻蚀具有较好的均匀性和较高的各向异性.结果表明,该设备在常压下刻蚀硅,操作简单且不易对材料表面产生损伤.     

常压射频冷等离子体刻蚀硅的研究

介绍一种新型的常压射频低温冷等离子放电设备,并用该设备进行硅刻蚀的工艺实验.研究了刻蚀硅的速率随等离子体放电功率、气体流量以及衬底温度的变化规律,并得到了最大刻蚀速率为390nm/min.利用台阶仪、显微镜和扫描电镜(SEM)对刻蚀效果进行检测与分析,证实了该设备对硅的浅刻蚀具有较好的均匀性和较高的各向异性.结果表明,该设备在常压下刻蚀硅,操作简单且不易对材料表面产生损伤.     

一种高速自控预充电灵敏放大器的设计

提出了一种用于非挥发性存储器的新型电压灵敏放大器.该电路采用一种可以自动关断、电流可控的预充电路,可以有效消除由于存储容量变大带来的巨大位线寄生电容的影响,有效提高了灵敏放大器的读取速度.经验证,该结构具有较快的读取速度,在3.3 V工作电压下,电路读取时间为11 ns.