排序方式: 共有2条查询结果,搜索用时 31 毫秒
1
1.
提出了基于神经网络的逻辑门退化延迟模型。根据逻辑门延迟数据特征,采用神经网络BP算法,对仿真样本数据进行训练,获得7种基本逻辑门延迟退化计算方法以及网络模型参数。基于45 nm CMOS工艺进行验证,模型计算值与Spice仿真数据的误差不超过5%。在此基础上,提出NBTI效应下的电路路径延迟退化计算流程,并编写计算程序,对基本逻辑门构成的任意组合逻辑电路(ISCAS85)进行NBTI退化分析,获得路径时序的NBTI退化量。采用该模型,可在电路设计阶段预测电路时序,为高性能、高可靠性数字集成电路的设计提供重要依据。 相似文献
2.
采用3D TCAD软件仿真分析了单界面陷阱对7 nm P型全环栅场效应晶体管DC和AC性能的影响。研究结果表明:单个陷阱能使转移特性曲线发生严重偏移;当单界面陷阱位于沟道中心附近且陷阱能级靠近导带时,对关态电流和阈值电压的影响最大;陷阱使栅电容的相对变化量小于1%;环栅晶体管沟道长度和纳米线直径的缩小会加重陷阱对器件性能的影响,高介电常数材料的Spacer可减小陷阱引起的沟道能带弯曲程度,从而缓解陷阱对器件性能的影响。在调节器件结构参数使器件性能最大化的同时,应使陷阱对器件性能的影响最小化。 相似文献
1