用于混合信号处理器的嵌入式MCU系统

介绍一种用于混合信号处理器的嵌入式微控制器(MCU)系统。针对系统可重构的要求,采用将存储在片外EEPROM中的指令存取到片内指令SRAM中的方法,由MCU系统读取指令并执行所需要的操作。经过SMIC 0.18 µm CMOS混合信号工艺流片,芯片面积为 1.06 mm2,工作电源电压为1.8 V。测试结果表明,该系统能正确执行指令,产生符合SPI总线协议的数据对处理器进行配置,完成所需要的功能。     

一种全差分的高速CMOS运算跨导放大器(OTA)的优化设计

全差分高速CMOS运算跨导放大器由一个折叠-级联输入级和一个共源输出增益级构成，并采用Cascode补偿技术．在对运算跨导放大器的性能做了详细的分析后，设计出一个采用单纯形优化算法的优化程序，它能够快速地设计出满足指标的运算跨导放大器．最后给出了一个设计实例．     

一种新颖的单片集成红外传感信号处理器

介绍一种新颖的单片集成红外传感信号处理器。这种处理器能与多种红外传感器匹配 ,对接收到的传感信号进行处理 ,产生控制信号 ,快速启动各类装置 ,实现自动控制。芯片设计中采用多种抗噪声和低功耗设计技术。本处理器用 1 .2μm双层多晶双层金属 N阱 CMOS工艺实现 ,芯片总面积 2 .7mm2 ,电源电压 5 V时的静态电流为 1 .2 m A,封装后样品测试结果获得设计预期的功能和性能     

一种快速捕获、带宽可调的锁相环电路

设计实现了一个快速捕获,带宽可调的电荷泵型锁相环电路。采用了一种利用状态机拓展鉴频鉴相器检测范围的方法,加快了环路的锁定;通过SPI总线实现电荷泵电流配置和调整VCO延时单元的延迟时间,优化了电路性能。芯片采用中芯国际0.18μmCMOS工艺,测试结果表明,锁相环锁定在100MHz时的抖动均方值为24ps,偏离中心频率1MHz处的相位噪声为-98.62dBc/Hz。     

渐进主义视角下建设工程竣工验收政策发展历程分析（1997-2022）

自1997年建筑法颁布以来,工程竣工验收相关法律法规不断完善,并逐步形成总体制度框架,但现有研究缺少对于工程竣工验收政策的系统性研究,尤其是对其嬗变过程的回顾性研究。论文借鉴政策过程理论,采用渐进主义分析框架对于政策变迁过程进行追踪,从而深入发掘工程竣工验收政策存在的问题及发展方向。     

裂隙数量和开度对低强度岩体力学特性及破坏模式的影响

采用MTS815电液伺服控制试验机对不同裂隙数量和不同裂隙开度条件下的低强度岩体试件进行常规单轴压缩试验,基于试验结果,详细分析了每种类型裂隙试件的应力-应变曲线、强度、变形参数及破坏模式。研究结果表明:① 裂隙数量可使试件应力-应变曲线的峰后破坏阶段由快速下跌转变为台阶式下跌,最后变为水平延伸式缓慢下跌,呈近似塑性流动变形破坏,相对而言裂隙开度对试件应力-应变曲线的影响则非常小;② 受结构效应的影响,试件峰值强度只在水平和倾斜裂隙条件下才随裂隙数量的增加呈明显减小趋势,而裂隙开度对试件峰值强度的影响较小,且存在最弱影响开度值;③ 裂隙数量对不同裂隙倾角条件下试件的变形特征均有较大影响,而裂隙开度只对倾斜裂隙试件的变形特征影响较为明显;④ 裂隙数量对倾斜和垂直裂隙试件破坏模式的影响要比水平裂隙试件的明显,但影响规律不明确。裂隙开度可以完全改变垂直裂隙试件的破坏模式,使其由纯拉伸破坏向单一剪切破坏转变,但对水平和倾斜裂隙试件的破坏模式基本没有什么影响。     

广义可压缩弹性杆方程的柯西问题

研究一类具有哈密顿结构的非线性扩散方程,此类方程具有Camassa-Holm方程和可压缩弹性杆波动方程的特点.通过对此方程进行先验估计,得到两个守恒量.进一步研究此类方程强解的性质,可知强解在有限的时间内爆破.     

一种基于开关电容的可配置多模滤波器

设计了一种基于开关电容的可配置多模滤波器,由模拟信号处理模块、数字控制模块和参考电压电流源组成;通过数字控制模块配置滤波器工作在旁路、低通、带通、自适应工作状态,同时实现低通滤波器截止频率和带通滤波器中心频率可调;自适应滤波器截止频率和中心频率能准确跟随输入信号主频率.整个电路基于SMIC 0.18μm CMOS工艺实...     

一种带可配置插值滤波器的14-Bit 1-GS/s 数模转换器

A programmable 14-bit 1-GS/s current-steering digital-to-analog converter is presented.It features a selectable interpolation rate(2x/4x/8x) with a programmable interpolation filter.To improve the high-frequency performance,a "fast switching" technique that adds additional biasing to the current-switch is adopted.The datadependent clock loading effect is also minimized with an improved switch control by using a double latch.This DAC is implemented in 65 nra CMOS technology with an active area of 1.56 mm~2.The measured SFDRs are 70.05 dB at 250 MS/s for 120.65 MHz input sine-wave signal and 64.24 dB at 960 MS/s for 56.3 MHz input sine-wave signal,respectively.