超高速低功耗CMOS 4:1复接器

研究了在特定工艺条件下进行高速低功耗集成电路设计的相关问题,包括结构设计、电路设计和工艺角的影响。提出用CMOS逻辑电路完成超高速电路设计的思想,利用CSM 0.35μm CMOS工艺设计完成了速率为3.125Gb/s的4:1复接器芯片。该系统采用树型结构,由两个并行的低速2:1复接单元和一个高速2:1复接单元级联而成。核心电路锁存器在低速单元中用带有电平恢复的4_T电路构成,在高速单元中用动态传输门构成;选择器则用CMOS传输门构成的双路开关实现,每一电路都只用4只晶体管实现。芯片面积为0.39mm~2。芯片测试结果表明:在3.3V电源电压下,芯片核心功耗低于40mW,最高工作速率可达4Gb/s。     

低功耗0.35μm3.125 Gbit/s CMOS 4:1复接器

采用CSM0.35μm CMOS工艺,设计了3.125 Gbit/s4:1复接器.系统采用树型结构,由两个并行的低速2:1复接单元和一个高速2:1复接单元级联而成.低速单元采用带有电平恢复的传输管逻辑实现,高速单元采用动态传输门逻辑实现.具体电路由锁存器、选择器、分频器以及输入输出缓冲组成.复接器芯片面积为0.675mm×0.6mm.3.3V电源电压下,芯片整体功耗小于130mW,核心功耗是25mW.最高工作速率可达4Gbit/s.     

低功耗0.35μm 3.125Gbit/s CMOS4∶1复接器

采用CSM0.35μm CMOS工艺,设计了3.125Gbit/s4∶1复接器.系统采用树型结构,由两个并行的低速2∶1复接单元和一个高速2:1复接单元级联而成.低速单元采用带有电平恢复的传输管逻辑实现,高速单元采用动态传输门逻辑实现.具体电路由锁存器、选择器、分频器以及输入输出缓冲组成.复接器芯片面积为0.675mm×0.6mm.3.3V电源电压下,芯片整体功耗小于130mW,核心功耗是25mW.最高工作速率可达4Gbit/s.