18位高精度音频Σ-ΔDAC设计

采用基于过采样Σ-ΔDAC调制技术设计的音频D/A转换器,对量化噪声进行有效整形,提高了分辨率和带内信噪比(SNR)。重点对Sigma-delta设计进行了详细分析,给出了有关电路结构和仿真结果。芯片已在TSMC 0.18μm CMOS工艺上流片成功,在工作频率6.144MHz时动态范围达128.6dB,信噪比109.5dB,总谐波失真达-117.2dB。     

基于时钟边沿检测的异步FIFO设计实现

本文首先介绍异步FIFO的概念、基本结构和应用,然后分析传统异步FIFO设计中存在的部分问题,提出一种新颖的基于时钟边沿检测的异步FIFO设计方法,并对其进行综合仿真测试,给出测试分析结果.     

基于FPGA的FFT处理器设计

给出了一种64点FFT的FPGA实现方法.用该方法实现的FFT处理器由于采用流水线结构,其存储和读写可同时进行,并能及时输出结果.文中同时给出了基于Verilog语言的modelsim软件仿真结果.     

基于过采样技术的Σ-Δ A/D转换器的设计

采用基于过采样的Σ-Δ调制技术,设计音频A/D转换器,对量化噪声进行有效的整形,提高了分辨率和带内信噪比(SNR).对设计进行了详细分析,并给出了有关的电路结构和仿真结果.芯片已采用TSMC 0.18 μm CMOS工艺流片成功,在工作频率5.6448 MHz时,该A/D转换器的动态范围达101 dB,信噪比为98.2 dB,总谐波失真达0.0016%.     

基于过采样技术的∑-△ A／D转换器的设计

采用基于过采样的∑-△调制技术，设计音频A／D转换器，对量化噪声进行有效的整形，提高了分辨率和带内信噪比（SNR）。对设计进行了详细分析，并给出了有关的电路结构和仿真结果。芯片已采用TSMC 0．18μm CMOS工艺流片成功，在工作频率5．6448 MHz时，该A／D转换器的动态范围达101dB，信噪比为98．2dB，总谐波失真达0．0016％。