基于DSP Builder数字信号处理器的FPGA设计

针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Buiider作为设计工具的数字信号处理器设计方法.并按照Matlab/Simulink/DSP Builder/Quartus Ⅱ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quartus时序仿真及嵌入式逻辑分析仪SignalTap Ⅱ硬件测试对设计进行了验证.结果表明,所设计的FIR滤波器功能正确,性能良好.     

基于Costas环的载波提取电路设计与仿真

Costas环是一种闭环自适应系统,常用于提取相干载波.介绍了数字Costas环的基本原理,并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法对Costas环载波恢复电路进行了FPGA设计,仿真结果验证了设计的正确性及可行性.     

基于CORDIC算法2FSK调制器的FPGA设计

频移键控（FSK）是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率。提出一种基于流水线CORDIC算法的2FSK调制器的FPGA实现方案,可有效地节省FPGA的硬件资源,提高运算速度。最后,给出该方案的硬件测试结果,验证了设计的正确性。     

MFSK调制电路的FPGA设计与仿真

频移键控(FSK)是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率。笔者提出了一种基于DDS(Digital Direct Synthesizer)技术的MFSK调制器的FPGA实现方案,并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法进行了FPGA设计与仿真。仿真结果验证了设计的正确性及可行性。     

正交幅度调制解调器的FPGA设计与仿真

正交幅度调制技术（QAM）是一种功率和带宽相对高效的信道调制技术,因此在信道调制技术中得到了广泛的应用。它的载波信号的FPGA实现一般采用查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源。提出了一种基于流水线CORDIC算法的实现方案,可有效地节省FPGA的硬件资源,提高运算速度,并根据DSP开发工具DSP Builder的优点,采用VHDL文本与Simulink模型图相结合的方法进行了设计。仿真结果验证了设计的正确性及可行性。     

DDS的Verilog设计及QuartusⅡ与Matlab联合仿真

介绍了直接数字频率合成器的组成及工作原理.采用Verilog语言在Altera公司的FLEX10K系列器件上实现该系统,并通过Quartus Ⅱ和Matlab软件对设计进行联合仿真,验证设计的正确性.模块中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于CORDIC算法通用数字调制器的FPGA设计

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。而数字调制器载波的产生通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法通用数字调制器的FPGA实现方案,可以有效地节省FPGA的硬件资源,提高运算的速度。文章最后给出了该方案的硬件测试结果,验证了设计的正确性。而且整个系统便于编程、修改以及升级改进。     

FIR数字滤波器的一种快速算法

FIR数字滤波器本质上是一种线性卷积的运算,当数字滤波器的阶次N很大时,计算量很大,计算速度很慢,达不到系统对实时性的要求。文章介绍了一种数字信号处理算法,该算法将线性卷积运算转换成加法运算,利用加法运算进行求解,避免了数据堆积,加快了运算速度,从而使数字滤波器处理过程实时、快速。     

模拟放大电路实验现象的理论与图解法解析

从影响放大电路性能的几个主要因素入手,采用理论与图解法结合的方法,解析了模拟放大电路实验过程中出现的一些似乎无法解释或跟理论相悖的实验现象,较直观地使学生深入理解了放大电路的性能,有利于学生真正掌握模拟放大电路的原理与实质。     

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。