基于CMOS多功能数字芯片的ESD保护电路设计

基于CSMC 2P2M 0.6 μm CMOS工艺设计了一种ESD保护电路。整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1 mm×1 mm,参与MPW(多项目晶圆)计划流片,流片测试结果表明,芯片满足设计目标。     

单片机课程教学改革及课程建设思路

针对单片机课程应用性和实践性强的特点,就单片机课程的课程体系、课程内容、教学模式、考核方式等方面的改革进行探索,同时提出了单片机课程的建设思路。     

基于ispPAC器件的可编程振荡器设计

介绍了一种基于在系统可编程模拟器件ispPAC20的单片集成振荡器设计方法,具有开发速度快、可靠性高、灵活性高等优点。测试数据表明可实现的频率范围在0.3KHz至31KHz,并对频率范围拓展的方法做了分析,在中低频电路具有一定的实用价值。     

一种基于VHDL的PS/2键盘接口设计

介绍了一种基于VHDL的PS/2键盘接口设计方法,在EP2C5T144C8芯片上实现。仿真和硬件测试表明,该设计具有可靠性高和可移植性强等优点,可方便地应用于各种基于FPGA/CPLD的嵌入式系统。     

基于热膨胀微球发泡的废纸纤维/淀粉复合发泡材料性能的研究

本研究以玉米淀粉（CS）和数字印刷废纸纤维（DPWPF）为基材,热膨胀微球（EHM204）为发泡剂,采用加热烘焙方式制备DPWPF/CS复合发泡材料,研究了DPWPF含量对DPWPF/CS复合发泡材料各项性能的影响。结果表明,在DPWPF/CS复合发泡材料的制备中,EHM204可作为发泡剂,适量DPWPF的加入,能够改善淀粉基发泡材料的力学性能,当DPWPF含量为15%（相对于CS质量）时,制备的发泡材料的综合性能最佳,密度为0.66 g/cm³,发泡率为70%,硬度为70.00 HC,弹性比能为14.25×10⁴ J/m³,缓冲系数为4.21,回弹率达95.1%。     

一种基于CMOS工艺的电平转换芯片

基于CSMC 2P2M 0.6 μm CMOS工艺设计了一种电平转换芯片.整体电路采用Hspice和CSMC 2P2M的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS 工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1mm×1mm,并参与...     

基于FPGA的通用分频器设计

本文介绍了一种能够完成半整数和各种占空比的奇/偶数和的通用的分频器设计.并给出了本设计在Altera公司的FLEX10K系列EPFIOKIOLC84-3型FPGA芯片中实现后的测试数据和设计硬件的测试结果,结果表明了设计的正确性和可行性.由于设计采用VHDL硬件描述语言实现,用户可以自行裁减和设置分频器的功能,所以有很广泛的应用价值.     

基于InGaAs/InP探测器的单光子探测电路研究

单光子探测技术利用单个光子作为信息载体,可以突破现有激光探测极限,是目前国内外应用基础研究的热点。采用InGaAs/InP APD(Avalanche Photodiode)探测1064 nm激光时,存在较大的暗计数和后脉冲概率,影响探测的准确率。对比分析了3种淬灭方式对单光子探测电路性能的影响,门控淬灭相比被动淬灭和主动淬灭有更小的死时间,对暗计数和后脉冲概率有更好的抑制作用。针对门控淬灭方式对比研究了正弦门控滤波法、自差分法、双APD平衡法和电容平衡法4种方案,以有效降低门控信号产生的尖峰噪声。通过对正弦门控滤波法探测电路的优化设计与调试,探测电路的死时间为9.3 ns,在9%的探测效率下暗计数率为1.64×10~(-6)/ns,后脉冲概率为3%。     

混合废纸纤维对发泡缓冲包装材料性能的影响

目的 研究废箱板纸和数字印刷废纸混合比例对发泡材料各项性能的影响,确定最佳纤维混合比例。方法 以废箱板纸和数字印刷废纸为主要原料,通过微波发泡法制备了一种废纸纤维发泡材料,通过微距镜头及扫描电镜对发泡材料微观结构进行观察。结果 研究表明,当废箱板纸纤维和数字印刷废纸纤维质量比为12.5∶2.5时,得到的材料综合性能最优,其密度为0.112 g/cm³、发泡倍率为1.728、变形能为6.463×10⁴J/m³、缓冲系数为5.922。结论 将2种废纸纤维混合起来所制备的发泡材料具有低密度、高发泡倍率和较好的缓冲性能。