15毫微秒读数时间薄膜存贮器的放大器与驱动器

本文给出了讀数和写数时間分別为13.5毫微秒和60毫微秒的4608位不破坏薄膜存貯器模型的放大器和驅动器电路的設計原理。在公用数位讀出线上固有的数位干扰是通过在非线性平衡电路中应用隧道二极管来解决的。进一步提高信号干扰比是采用了一个具有非线性负反馈的能抑制干扰的讀出放大器来达到的。 所設計的字驅动器,当重复频率为50兆周、脉冲寬度为7毫微秒时,能提供700毫安的脉冲电流。     

磁存貯器的设计概要

目前磁存贮器的工作方式和采用的磁元件材料不尽相同,形式多样。本文阐述了各种磁元件、电路和磁芯体中传输线工作时的主要物理现象。给出了为设计存贮器的几个基本公式,并确定了其最终极限,还指出了存贮器在未来的改进方法。     

应用集成电路化的双比较器作为磁心存貯器读出放大器——第一部分

应用集成电路化的双比较器作为磁心存贮器读出放大器的方法和优越性分两部分讨论。第一部分讨论基本比较器。第二部分讨论读出放大器电路。