排序方式： 共有2条查询结果，搜索用时 0 毫秒
1
1.
针对通信系统中传统维特比(Viterbi)译码器结构复杂、译码延时大、资源消耗大的问题,提出了一种新的基于FPGA的Viterbi译码器设计。结合(2,1,7)卷积编码器和Viterbi译码器的工作原理,设计出译码器的核心组成模块,具体采用3比特软判决译码,用曼哈顿距离计算分支度量,32个碟型加比选子单元并行运算,完成幸存路径和幸存信息的计算。幸存路径管理模块采用Viterbi截短译码算法,回溯操作分成写数据、回溯读和译码读,以改进的流水线进行并行译码操作,译码延时和储存空间分别降低至和。 相似文献
2.
为满足电子测量数据采集系统的高速化和通用化要求,提出了一种基于PCI9054的PCI接口通用收发模块设计.结合PCI9054的物理架构和DMA突发模式工作原理,详细设计出该通用收发模块的核心组成部分,硬件采用PCI9054作为PCI桥接芯片,以Zynq系列FPGA(xc7z100ffg900-2)作为本地总线控制器.解析PCI9054上电配置方法,用FPGA搭建本地总线控制逻辑,对DMA突发读进行时序分析,突发速度可达100 MB/s. 相似文献
1