均衡三进制时序线路

均衡三进制时序线路计数器和移位器用T门主从触发器、T门计数线路和T门移位线路来实现,可以简化结构、减少引线和提高速度。文中用COS/MOS三值器件设计的4trit可逆计数器和移位器,比6bit(与4trit相当)二进制可逆计数器和移位器基本线路和引线端都减少70％左右,逻辑级也少。     

复执系统的硬件设计

通用计算机的RAS性能日益受到重视,这是系统设计需要考虑的问题.复执是其中一个方面,一般用软、硬件实现.本文以757向量机指控的复执系统为背景,引入分布复执的概念,使系统更简单和复执效率更高.文章就通用机复执系统的硬结构原理、算法和逻辑实现等问题进行论述.     

2的补码并行乘法器的综合和比较

本文应用机器字数学方程,对带符号的二进制数乘法线路进行分析和综合。在综合和比较的时候,我们看到,这些乘法线路彼此有关,也与现代的线路有关。具有补码乘数/被乘数(?),或具有补码部分乘积(?)字的校正线路的乘法器,其线路的对称性和算法结构等方面,都优于其他的乘法线路。     

超高速ECL通用逻辑门

本文提出用ECL通用逻辑门(ECL-ULG)作ECL-LSI门阵列的基本单元。ECL-ULG结构简单、逻辑灵活、连线少和速度快。文章着重论述AND-OR通用逻辑门的数学性质和二变量的ECL-ULG线路原理。对于ECL-ULG的组合逻辑和时序逻辑在文中也作了简单介绍。     

混合数系统全并行乘法算法及其实现

本文应用多值逻辑理论研究高速乘法,提出了普通二进制和对称二进制冗余数的混合数系统的全并行乘法算法以及实现它的三值ECL(3V-ECL)线路.所设计的阵列乘法器具有速度高、结构简单和工艺性好的特点.因此,很适合制作LSI.用于计算机中,与普通的乘法器一样.     

静态移位寄存器的分析和改进

本文先讨论过去讲过的电流导引逻辑(current-routing logic)移位寄存器的工作范围,随后定性地讨论这个移位寄存器的改进线路。改进后的线路,不仅电性能上有很大改善,而且集成度也有很大改善,这是100％的消除了触发器收集极电阻耗费硅片面积的结果。用一个近似的触发器模型,计算这个线路的工作范围,并和未改进的线路进行比较。最后讨论改进线路的集成方式。对工作范围的测量和计算结果比较表明,这个近似的触发器模型,对了解移位寄存器的基本性能是足够的了。     

逻辑模拟在计算机设计中的应用

我国新研制的一台大型计算机的指令控制部件(简称指控)逻辑设计应用寄存器级逻辑模拟,使指控在生产之前完成逻辑正确性调试。本文从逻辑设计角度论述逻辑模拟结构、逻辑模拟程序、指控部件描述和指控模型调试。     

H开关门逻辑线路

本文提出的H开关门逻辑电路(简称H门)具有线路简单、速度快的特点。它能组成数字系统中的各种逻辑电路。文章对H门的定义、数学性质、线路结构及其应用进行了论述。     

平衡三进制高速乘法器

平衡三进制进位存储加法器(CSA)树乘法器具有良好的性能价格比。本文论述其原理和设计公式,文中并用现有COS/MOS三值器件设计了16×16乘法器,它比位长相当的24×24二进制乘法器基本线路减少55％、引线端减少75％,逻辑级少4级。