排序方式: 共有3条查询结果,搜索用时 0 毫秒
1
1.
对于共享cache的多核处理器,如何管理好各个核对cache的利用,对于充分发挥多核处理器性能是很关键的问题.目前采用的cache替换方法程序间会出现性能干扰,cache静态划分技术则是通过为同时运行的程序分配不同的空间来解决性能干扰问题.为了给程序分配合适大小的cache空间,需要对程序进行性能profiling,即事先多遍运行收集程序在各种cache容量下的性能数据,这种性能profiling方法开销巨大,影响实用.为了解决性能profiling需要多遍运行程序的问题,提出了只需单遍运行的程序性能profiling优化技术.该技术利用在线的phase分析技术识别程序的运行阶段,避免对相同阶段的重复profiling;同时分析程序各phase的性能同cache容量变化的关系趋势,对于性能不敏感的容量变化则不进行profiling,降低开销.在程序运行结束后通过程序各phase在cache各种容量下的性能来估计程序在各容量下的整体性能,以指导cache静态划分.实验表明,该技术的开销仅为7%,而该方法指导的cache划分比未划分时有8%的性能改进,同多遍运行的程序性能profiling指导的cache划分性能相比仅有1%的下降. 相似文献
2.
一种检测运行栈与静态数据区重叠的新方法 总被引:1,自引:0,他引:1
嵌入式系统中由于内存限制,容易出现运行栈和数据区重叠的错误。已有的两种检测该错误的方法在准确性和易用性方面存在缺陷,不适用于基于软件模拟器的大规模回归测试。文章通过改变运行栈与静态数据区的布局,将运行栈与静态数据区重叠的错误转化为运行栈超越内存地址空间的错误。新方法大大简化了这种运行时错误的检测和调试。 相似文献
3.
Wei Mi 《计算机科学技术学报》2009,24(6):1086-1097
DRAM row buffer conflicts can increase memory access latency significantly. This paper presents a new page-allocation-based
optimization that works seamlessly together with some existing hardware and software optimizations to eliminate significantly
more row buffer conflicts. Validation in simulation using a set of selected scientific and engineering benchmarks against
a few representative memory controller optimizations shows that our method can reduce row buffer miss rates by up to 76% (with
an average of 37.4%). This reduction in row buffer miss rates will be translated into performance speedups by up to 15% (with
an average of 5%). 相似文献
1