高k材料用作纳米级MOS晶体管栅介质薄层(上)

随着45 nm和32 nm技术节点的来临,传统的SiO2作为栅介质薄膜材料的厚度需缩小到1 nm之下,材料的绝缘性、可靠性等受到了极大的挑战,已不能满足技术发展的要求.高k材料成为代替SiO2作为栅介质薄层材料的不错选择,但是大多数高k材料是离子金属氧化物,其基本物理和材料特性导致产生很多不可靠因素.从高k材料的基本物理和材料特性角度,回顾了高k材料代替SiO2用作纳米级MOS晶体管栅介质薄层时产生的主要不可靠因素及根本原因.     

高k材料用作纳米级MOS晶体管栅介质薄层(下)

随着45 nm及32 nm技术节点的来临,高介电常数(high-k)材料成为代替SiO2作为栅介质薄层材料的较好选择,但是大多数高k材料是离子金属氧化物,其基本物理性能和材料特性不仅导致了很多不可靠因素,还会造成电学性能的损失.简述了高k材料的一些电学性能以及频率变化的电荷泵技术在高k栅介质薄层探测到的缺陷深度,总结了高k材料的基本限制及主要问题,并且介绍了未来技术节点的可能解决方案.     

铜互连线内电流拥挤效应的影响

提出了一种新的测试结构(S结构),通过实验、理论推导和有限元分析,研究了铜与TaN扩散阻挡层界面的电流拥挤效应对电迁移致质量输运特性的影响.实验和有限元分析表明,铜互连线内由于电流拥挤效应的存在,在用户温度下沿特定通道输运的局部原子通量显著增大,而焦耳热所产生的温度梯度对原子通量和通量散度增大的影响则相对有限.