科技领风骚 市场展雄风推动SOC发展的混合信号设计技术

混合信号系统集成芯片(System on a chip,SOC)系指在单一芯片上集成信号采集、转换、存储、处理和I/O等功能,或者说将数字电路、模拟电路、信号采集和转换电路、存储器、CPU、MPU、MCU、DSP等集成在单一芯片上。据统计,2000年全球SOC的市场销售约4亿块,销售额80亿美元,比1999年增长31％。现在的数字无线电话通常使用200多个分立器件、无源器件以及6个IC芯片,一个DSP、MCU、模拟基带、射频以及电源管理芯片等。在未来的3～4年内,SOC将使单片无线电话成为可能。     

SOC设计值得注意的几个方面

本文首先阐述了SOC的优点，接着介绍了在SOC设计方面几个值得注意的方向，包括低功耗设计技术，SOC没计新方法．硬件仿真．可编程SOC技术等。     

超薄氧化层的电击穿特性

本文在测试分析N 理层—隧道氧化层一多晶硅电容（N OP电容）、P衬底一隧道氧化层一多晶硅电容（POP电容）和EEPROM单元隧道氧化层电容（TOP电容）的I－V特性、I－t特性、V－t特性的基础上,对隧道氧化层的击穿特性进行了理论分析,并提出了提高隧道氧化层可靠性的具体措施。     

32位高速浮点乘法器优化设计

设计了一种用于频率为200 MHz的32位浮点数字信号处理器(DSP)中的高速乘法器.采用修正Booth算法与Wallace压缩树结合结构完成Carry Sum形式的部分积压缩,再由超前进位加法器求得乘积.对乘法器中的4-2压缩器进行了优化设计,压缩单元完成部分积压缩的时间仅为1.47 ns,乘法器延迟时间为3.5 ns.     

一种应用于DSP嵌入式存储器的灵敏放大器设计

提出了一种新型灵敏放大器,电路由单位增益电流传输器、电荷转移放大器及锁存器三部分组成。基于0.18μm标准CMOS单元库的仿真结果表明,与现有几种灵敏放大器相比,新型灵敏放大器具有更低的延时和功耗,在1.8 V工作电压、500 MHz工作频率、80μA输入差动电流以及DSP嵌入式SRAM6T存储单元测试结构下,每个读周期的延迟为728 ps,功耗为10.5fJ。与电压灵敏放大器相比,延迟减少约41%,功耗降低约50%;与常规电荷转移灵敏放大器相比,延迟减少约22%,功耗降低约37%;与WTA电流灵敏放大器相比,延迟减少11%,功耗降低31.8%。     

深亚微米工艺中场氧器件静电防护能力的研究

研究了FOD在输入、输出和电源箝位部分ESD的工作特点,在0.18μm5V EEPROM CMOS工艺下流片、测试并分析了针对输入、输出和电源箝位的三种主流的ESD保护FOD器件,通过传输线脉冲测试仪的测量,重点分析了特征尺寸对器件ESD特性的影响及其设计方法。结果表明:影响FOD的ESD性能的主要因素是沟道长度、漏极长度和漏极接触孔到有源区的距离;增加沟道长,可适当提高FOD的ESD开启电压,但是会降低ESD防护性能;增加FOD的漏极长度和漏极接触孔到有源区的距离,可以提高FOD的ESD防护性能。提出了一种新型的浮体多晶硅岛屿型FOD结构,该结构不但结构简单,而且具有良好的ESD防护性能。     

半导体企业经营模式的转变——由IDM到Foundry和Fabless

最近几年，半导体行业波动较大，但Fabless和Foundury两种模式总体上数量和规模都在扩大，而IDM却在分化，重新考虑经营策略和自己的定位问题，并逐步向Fabless和Foundury模式转化。中国半导体行业目前的发展模式正好顺应了世界潮流，其前途非常光明。     

电可擦除集成电路的发展及关键技术（一）

电可擦集成电路包括电可擦可编程唯读存储器，闪烁存储器和可编程电可擦逻辑器件三大类。本文首先扼要回顾电可擦集成电路的发展历史，然后分别介绍ＥＥＰＲＯＭ，的原理，市场，最后给出了ＥＥＩＣ的关键技术。     

三阶1-1-1级联Σ-Δ调制器的设计及仿真

采用MASH结构,设计了一款三阶(1-1-1)级联Σ-Δ调制器;讨论了各个模块的增益系数,设计了数字校正电路,并运用Matlab/Simulink对调制器进行了行为级仿真.当输入信号带宽为20 kHz,过采样比为64时,仿真模型得到87.7 dB的信噪比,精度为14.28位.与其他结构的调制器相比,该调制器更加稳定,动态范围更大,可应用于处理音频信号的A/D转换器.