首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   65篇
  免费   0篇
  国内免费   1篇
电工技术   3篇
综合类   1篇
无线电   46篇
自动化技术   16篇
  2009年   1篇
  2008年   3篇
  2007年   6篇
  2006年   7篇
  2005年   7篇
  2004年   5篇
  2003年   18篇
  2002年   11篇
  2001年   4篇
  2000年   1篇
  1999年   2篇
  1997年   1篇
排序方式: 共有66条查询结果,搜索用时 15 毫秒
1.
本文首先简要地介绍了基于扫描的DFT技术,然后具体结合一种控制芯片,通过对两种测试方法的比较,说明了DFT对芯片测试向量、故障覆盖率及测试成本等的影响。  相似文献   
2.
系统函数和任务Verilog HDL语言中共有以下一些系统函数和任务:$bitstoreal, $rtoi, $display, $setup, $finish, $skew, $hold。$setuphold, $itor, $strobe, $period, $time,$printtimescale。$timefoemat, $realtime, $width, $real tobits, $write,$recovery。在Verilog HDL语言中每个系统函数和任务前面都用一个标识符$来加以确认。这些系统函数和任务提供了非常强大的功能。下面对一些常用的系统函数和任务逐一加以介绍。$display和$write任务格式:$display (p1,p2,....pn);$write (p1,p2,....pn);这两个函数和系统任务的作用是用…  相似文献   
3.
本文在介绍传统FFT原理和流程的基础上,根据具体应用要求,结合基-4算法的长处,对传统基-8FFT的结构做了改进,并用ASIC实现了一个12位64点复数FFT的计算。布线后门级模型的仿真验证了改进后的结构不但计算正确,而且效率有显著的提高。论文最后简单总结了改进后12位64点复数FFT专用电路目前已经达到的性能指标。  相似文献   
4.
在VerilogHDL中存在着四种类型的循环语句,用来控制执行语句的执行次数。1)forever连续的执行语句。2)repeat连续执行一条语句n次。3)while执行一条语句直到某个条件不满足。如果一开始条件即不满足(为假),则语句一次也不能被执行。4)for通过以下三个步骤来决定语句的循环执行。a)先给控制循环次数的变量赋初值。b)判定控制循环的表达式的值,如为假则跳出循环语句,如为真则执行指定的语句后,转到第三步。c)执行一条赋值语句来修正控制循环变量次数的变量的值,然后返回第二步。下面详细介绍各种循环语句。forever语句forever语句的格…  相似文献   
5.
利用嵌入式微机与FPGA结合实现LED直接影像文字键显示系统,改进了传统利用微型计算机与单片机结合的实现方式,使该显示系统具有更加灵活多变的显示功能,显著提高了显示刷新频率,使图像更加清晰稳定.  相似文献   
6.
本文针对VLSI的时延测试进行了研究和讨论.介绍了几种实现时延测试的方法,并提出了一种低成本实现时延测试的策略.在实际应用中取得了良好效果.  相似文献   
7.
使用NAND型闪存(Flash)作为存储介质,而使用与硬盘完全一致的ATA接口作为设备接口的固态盘(Solid-State Disk,SSD)是一种全新的存储设备。本文介绍一种基于NiosⅡ的SOPC系统的固态盘设备系统实现方法,给出一种可行的系统结构,包括硬件系统以及软件中内部数据缓存策略、闪存擦写/存储策略的模块化实现方式,并给出具体的实现细节。  相似文献   
8.
Verilog HDL与逻辑系统设计   总被引:6,自引:0,他引:6  
VerilogHDL与逻辑系统设计北京航空航天大学EDA实验室夏宇闻随着计算机和半导体工艺技术的发展,数字逻辑电路的设计正悄悄地进行着一场重大的革命。这场革命的核心是采用硬件描述语言(VHDL或VeilogHDL)来设计复杂的数字逻辑系统。早在七十年...  相似文献   
9.
众所周知,近年我国也开始兴起foundry服务,晶圆生产能力有所提高,但集成电路设计能力无疑将成为我国半导体工业健康发展的关键。据市场分析公司iSuppli的最新报告,到2005年我国半导体需求约为250亿美元,2010年将成为全球第二大半导体市场。显然,如此大的需求单纯依靠进口是不现实的,独立进行芯片设计是强国兴业的必由之路,也为电子设计工程师施展才华提供了广阔的舞台和机会。为了帮助大家掌握Verilog语言和数字逻辑电路的基本设计方法,本刊特请北京航空航天大学EDA实验室夏宇闻教授举办Verilog系列书面讲座。夏宇闻教授有八年数字逻辑电路Verilog设计的丰富教学经验,且一直跟踪EDA技术的最新发展。为了使读者加深印象,更好掌握,每讲都附有总结、思考题和相应的练习题,供读者在仿真、综合和布线工具等方面夯实基础、磨练技艺。如果您有意见和建议,竭诚欢迎反馈给我们。  相似文献   
10.
变量变量即在程序运行过程中其值可以改变的量,在Verilog HDL中变量的数据类型有很多种,这里只对常用的几种进行介绍。网络数据类型表示结构实体(例如门)之间的物理连接。网络类型的变量不能储存值,而且它必需受到驱动器(例如门或连续赋值语句,assign)的驱动。如果没有驱动器连接到网络类型的变量上,则该变量就是高阻的,其值为z。常用的网络数据类型包括wire型和tri型。这两种变量都是用于连接器件单元,它们具有相同的语法格式和功能。之所以提供这两种名字来表达相同的概念是为了与模型中所使用的变量的实际情况相一致。wire型变量…  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号