利用图像翻转和复域编码的离轴干涉载频消除

提出一种利用图像翻转和复域编码消除离轴干涉载频影响,进而实现相位恢复的方法。方法通过旋转样品干涉图180,得到翻转干涉图。样品干涉图与翻转干涉图首先被复数域编码为一幅合成的干涉图。继而进行傅里叶变换,可通过带通滤波器提取频谱中相互分离的共轭项用于相位恢复。通过逆傅里叶变换,可以获得含有样品干涉图和翻转干涉图的相位分布、载频信息的结果。通过除法运算,载频得以在无需复杂运算、解包裹、系统先验信息的情况下被消除。通过仿真和实验验证了算法的可行性。实验结果表明该方法可获得精确的相位恢复结果。在恢复薄相位样品时,该方法的恢复时间仅为原图像翻转方法的23.32%。     

基于(2,1,7)卷积码实现低误码率通信的DSP设计

为降低数字通信系统传输差错并提高可靠性,从工程应用角度出发,在DSP硬件平台上实现(2,1,7)卷积码。用MATLAB仿真影响(2,1,7)卷积码性能的各个参数,与约束度为3和码率为3/4、2/3的卷积码进行对比,其仿真结果为DSP硬件实现奠定理论基础。最后选用TI公司的TMS320DM6437型号,在CCS3.3开发环境上运行。实验表明:约束度为7、码率为1/2的卷积码在较低的信噪比(SNR=6 dB)下误码率则可达到10-6,且DSP实现的(2,1,7)卷积码方便可行,快速稳定,译码准确,并具有较强的纠错能力。     

基于FPGA的FSK加密通信

主要介绍了二进制移频键控FSK通信过程中利用FPGA进行伪随机序列加密的实现方法.移频键控是信息传输中使用较早的一种调制方式,它具有实现容易,抗噪声与抗衰减性能较好的优点,在中低速数据传输中得到了广泛的应用.直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利.给出了基于线性反馈移位寄存器电路,设计一种简洁的伪随机序列发生器的方法.这种方法所产生的随机序列不仅可具有极长的周期,而且还具有良好的随机特性.由于该伪随机序列可以被设计成任意长度,所以设计过程比较灵活.介绍了加密的设计理论、设计过程和硬件实现,该电路可进行下载生成实际电路,并应用到信息安全领域中.     

利用VHDL语言实现Hopfield神经网络运算

VHDL语言作为一种硬件描述语言,其并行执行的特点适合仿真神经网络,便于神经网络的硬件实现,本文简要介绍了Hopneld神经网络算法,并用VHDL语言设计和实现了Hopfield神经网络模块。Hopneld神经网络模块可应用到加密芯片上,模拟非线性函数控制伪随机序列的输出。     

基于混沌加密的小波域数字图像水印算法

本文提出了一种基于混沌加密的小波域数字图像水印算法,首先通过对原始图像进行离散小波变换,提取其低频部分作为嵌入区域;然后再次利用小波变换对水印进行分解,得到水印的四幅小波分解子图,用混沌序列对4幅子图进行置乱,经小波逆变换完成水印加密;最后将加密后的水印嵌入到原始图像的低频部分中.在提取水印时,通过水印相似系数NC和峰值信噪比PSNR评价水印质量,实验结果表明,提出的算法可以抵抗JPEG压缩、噪声、滤波等几何攻击,图像加密效果好.     

逻辑分析仪在混沌序列特性测试中的应用

混沌序列在保密通信和信息加密中起到重要作用,如何对混沌序列进行测试与分析成为一个问题,本文在介绍了安捷伦1693A逻辑分析仪使用方法的基础上,研究了利用逻辑分析仪对混沌序列进行特性测试与分析的方法,并在实际混沌序列测试中得到具体应用.     

超大容量FLASH RAM 28F640与单片机的接口技术

介绍美国Intel公司的64兆位FlashRAM28F640的使用方法和单片计算机的软硬件接口技术。     

基于神经网络算法的组合序列密码芯片

序列密码一直是密码学中最重要的加密方式之一.现提出基于神经网络算法的序列密码加密芯片设计,在保留原序列良好统计特性基础上,使输出序列的周期性和线性复杂性均有增加.利用FPGA技术进行序列密码芯片电路设计,灵活运用现代电子设计方法实现了运算功能和时序分配.逻辑综合仿真结果验证了芯片电路的正确性.该研究结果有助于序列密码算法在信息安全及现代保密通信设备中的应用.     

从混沌序列模型的生成到混沌序列的下载

以Lorenz混沌方程为例,提出了利用FPGA技术实现混沌序列模型的一种方法。对数字积分器、量化电路进行设计,采用DSP Builder工具形成Lorenz混沌输出序列,并在FPGA实验开发系统上进行了下载,最后使用Agilent公司的1693A逻辑分析仪对实验箱输出的序列进行了观察,详细地讲述了这一系列的过程。该设计方法根据系统需要和资源利用率可适当提高运算精度,并可应用于其他连续混沌系统中,有助于加快混沌系统在信息安全及保密通信领域中的应用。     

基于FPGA的椭圆曲线点乘算法设计与实现

椭圆曲线密码体制的核心是椭圆曲线点乘算法,点乘算法决定了密码体制的速度和需要的硬件资源,所以本文对点乘算法进行研究.在对经典的点乘算法及其底层二进制乘法算法进行分析基础上,重点对椭圆曲线加密点乘算法和底层有限域乘法进行了改进,并利用VHDL对点乘算法各核心模块进行设计,最后利用FPGA实现了整个点乘运算.本文对改进后的椭圆曲线加密系统进行了实验仿真测试,主要对设计进行仿真验证和综合,结果证明改进后的算法能够使整个点乘运算速度得到提高,可应用于信息安全与保密通信领域.