8位RISC微控制器IP软核的设计

文章以HGD08R01为例介绍了8位RISC微控制器IP软核的设计,讲述了采用Verilog HDL高层描述自上而下进行IP软核设计的方法及其仿真验证,并对HGD08R01的体系结构及其读／写时序进行了分析。     

通用测试平台的讨论

文章着重从结构,管理,工具支持,测试人员的使用及平台的安全性等几个方面对如何建立可升级,参数化的通用测试平台提出一种解决方案,并努力使之具有普适性,以期指导更多的工程实践。     

可配置非幂方分频器的全新设计方法

本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器,采用这种全新思路设计的非幂方分频器分频范围很宽,分频输出对后续分频支持好,非常适用于通讯接口中的波特率时钟设计.此外,这种设计思路对系统定时电路和节拍控制电路设计也有一定的借鉴意义.     

基于单状态机生成的硬件接口综合

因为基于平台设计是当前提高设计效率的有效途径,所以设计高效的平台就成为当前业界研究的目标.对于平台自身的设计来说,大规模的复用IP是快速设计平台的一条捷径,但是由于不同的IP之间的兼容性问题的存在,使得IP的标准化问题显得尤为必要,当前,虽然一些组织已经对硬件IP的标准化提供了建设性的解决方案,但是其解决方案侧重文档,信号之类的标准化,接口综合算法的研究提供了解决不同的IP兼容性问题的普遍方案.本文着重研究硬件接口胶合逻辑综合.本算法侧重接口单状态机的自动生成,与传统的两侧状态机生成方式相比,可以有效的降低接口信号及中间信号在接口综合过程中的难度.     

系统芯片验证平台设计

使用验证平台可以提高验证效率,传统的验证平台是针对特定的待验证模块设计的,不同的设计需要开发不同的验证平台.验证平台的开发既浪费时间,又很难保证验证平台本身100%正确.文中提出了一种系统芯片验证平台开发方法,按该方法开发出的验证平台具有高可重用性、可扩展性、可升级性、可维护性和自动化等功能,提高了验证平台的开发效率,从而提高了验证效率.     

基于功能信息的验证工程学过程模型研究

针对当前集成电路功能验证面临的问题，通过引入32程学思想，研究了集成电路功能验证的32程学问题。以功能验证的过程模型为研究对象．在已有过程模型的基础上，提出了一种全新的功能验证过程模型——基于功能信息的验证32程学过程模型．并讨论了模型中的若干具体问题。该模型在提高验证并行度和促进验证重用等方面有积极意义。     

系统芯片验证平台设计

使用验证平台可以提高验证效率,传统的验证平台是针对特定的待验证模块设计的,不同的设计需要开发不同的验证平台.验证平台的开发既浪费时间,又很难保证验证平台本身100%正确.文中提出了一种系统芯片验证平台开发方法,按该方法开发出的验证平台具有高可重用性、可扩展性、可升级性、可维护性和自动化等功能,提高了验证平台的开发效率,从而提高了验证效率.     

一种基于总线的可重用验证平台研究

提出了一种基于总线的可重用验证平台结构。该结构在传统的模块化和抽象技术的基础上,采用了层次化的片上总线结构,同时引入了参数化的设计方法,使可重用性进一步提高。实验结果表明,使用此方法构建的验证平台,可重用率至少可达60%,验证效率提高约35%。     

用示波器测试接口性能的方法

示波器是一种既操作简单又常见的测量仪器,是电子行业不可缺少的重要测试工具之一.在缺乏专用仪器测试一些终端产品的接口性能的特殊情况下,用示波器来代替专用仪器进行测试仍然是一种方便实用的办法.介绍了用示波器来测试三种常用接口性能的简要方法,其中着重讨论了用示波器测试音频放大电路的基本思路,这些方法为电子产品接口性能测试提供了另一简洁途径,对其它性能测试也具有指导意义.     

基于利润模型的平台量化评估

随着基于平台设计研究的深入,平台的重用就成为当前SoC设计的主流解决方案。论文对平台的评估进行了深入的研究,提出了平台利润模型,并通过平台利润模型提出了平台评估的三个参数:重用次数、衍生产品上市时间周期比、设计成本利润比。通过对三个参数的时间修正,使得它们能在平台周期内的时间点对平台进行评估。同时针对具体的产业项目,通过对设计成本利润比参数的进一步分析,提出了平台评估的四个判据:功能满足平台协议程度;接口标准化程度;可读性、灵活性程度;平台规模及衍生改变。同时对这四个判据进行了具体的研究。